| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 背景和意义 | 第10-11页 |
| 1.1.1 背景 | 第10-11页 |
| 1.1.2 意义 | 第11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 论文的主要工作和研究目标 | 第13-14页 |
| 1.3.1 主要工作 | 第13页 |
| 1.3.2 研究目标 | 第13-14页 |
| 1.4 论文组织 | 第14-16页 |
| 第二章 访存并发度解析模型综述 | 第16-26页 |
| 2.1 非阻塞Cache工作原理 | 第16-21页 |
| 2.1.1 Cache简介 | 第16-19页 |
| 2.1.2 MissStatusHandlingRegisters | 第19-21页 |
| 2.2 访存并发度 | 第21-22页 |
| 2.3 基于访存关键依赖链路统计的模型介绍 | 第22-23页 |
| 2.3.1 访存关键依赖链路定义 | 第22页 |
| 2.3.2 基于访存关键依赖链路统计的访存并发度模型 | 第22-23页 |
| 2.4 基于访存多依赖关系统计的模型介绍 | 第23-25页 |
| 2.4.1 访存多依赖关系 | 第23-24页 |
| 2.4.2 基于访存多依赖关系统计的访存并发度模型 | 第24-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第三章 基于访存依赖关系的模型分析验证 | 第26-36页 |
| 3.1 访存并发度的影响因素分析 | 第26-30页 |
| 3.1.1 访存指令数和访存关键依赖链路的访存指令数 | 第26-28页 |
| 3.1.2 重排序缓冲区和MSHR的容量影响 | 第28-30页 |
| 3.2 基于访存依赖关系的模型精度验证 | 第30-32页 |
| 3.2.1 模型验证流程 | 第30-31页 |
| 3.2.2 基于访存依赖关系的模型精度 | 第31-32页 |
| 3.3 基于访存依赖关系的模型误差分析 | 第32-34页 |
| 3.3.1 模型假设理论验证 | 第32-33页 |
| 3.3.2 模型影响因素不足分析验证 | 第33-34页 |
| 3.4 本章小结 | 第34-36页 |
| 第四章 访存并发度解析模型的建立和实现 | 第36-58页 |
| 4.1 访存并发度解析建模 | 第36-40页 |
| 4.1.1 访存指令缺失率的影响 | 第36-37页 |
| 4.1.2 动态指令窗口 | 第37-38页 |
| 4.1.3 访存并发度解析建模 | 第38-40页 |
| 4.2 模型验证平台gem5的运行方式 | 第40-43页 |
| 4.2.1 gem5仿真器 | 第40-41页 |
| 4.2.2 gem5仿真器的AtomicSimpleCPU模式 | 第41-42页 |
| 4.2.3 gem5仿真器的启动配置 | 第42-43页 |
| 4.3 访存并发度的仿真值获取 | 第43-46页 |
| 4.3.1 访存并发度仿真值的获取流程 | 第43-44页 |
| 4.3.2 访存并发度仿真值的验证 | 第44-46页 |
| 4.4 解析模型的输入获取 | 第46-57页 |
| 4.4.1 模型实现框架 | 第46页 |
| 4.4.2 平均Cache缺失率的获取 | 第46-49页 |
| 4.4.3 指令窗口中缺失率的获取 | 第49-51页 |
| 4.4.4 访存指令非重叠次数的获取 | 第51-57页 |
| 4.5 本章小结 | 第57-58页 |
| 第五章 精度验证和应用分析 | 第58-68页 |
| 5.1 基准测试程序的选取 | 第58-59页 |
| 5.2 解析模型精度验证 | 第59-64页 |
| 5.2.1 精度验证的硬件配置 | 第59-60页 |
| 5.2.2 不同硬件配置下的精度验证 | 第60-63页 |
| 5.2.3 全仿真与模型预测的速度对比分析 | 第63-64页 |
| 5.3 目标完成情况对比 | 第64页 |
| 5.4 访存并发度解析模型的应用 | 第64-66页 |
| 5.5 本章小结 | 第66-68页 |
| 第六章 总结和展望 | 第68-70页 |
| 6.1 总结 | 第68-69页 |
| 6.2 展望 | 第69-70页 |
| 致谢 | 第70-72页 |
| 参考文献 | 第72-75页 |
