一种应用于TDC的倍频延迟锁相环电路设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 研究背景与意义 | 第8页 |
| 1.2 国内外研究现状及发展趋势 | 第8-11页 |
| 1.2.1 国内外研究现状 | 第8-11页 |
| 1.2.2 发展趋势 | 第11页 |
| 1.3 主要研究内容与设计指标 | 第11-13页 |
| 1.3.1 研究内容 | 第11-12页 |
| 1.3.2 设计指标 | 第12-13页 |
| 1.4 论文组织结构 | 第13-14页 |
| 第二章 MDLL建模与分析 | 第14-26页 |
| 2.1 DLL系统架构和工作原理 | 第14-15页 |
| 2.2 DLL传递函数 | 第15-16页 |
| 2.3 MDLL原理和小信号传输模型 | 第16-19页 |
| 2.3.1 MDLL工作原理 | 第16-18页 |
| 2.3.2 MDLL小信号模型 | 第18-19页 |
| 2.4 MDLL相位噪声与抖动传输模型 | 第19-22页 |
| 2.4.1 MDLL系统噪声源 | 第19-20页 |
| 2.4.2 MDLL系统噪声线性传递模型 | 第20-22页 |
| 2.5 三种时钟产生电路模块的比较 | 第22-24页 |
| 2.6 本章小结 | 第24-26页 |
| 第三章 MDLL系统架构和电路设计 | 第26-46页 |
| 3.1 MDLL系统架构设计 | 第26-29页 |
| 3.2 MDLL电路设计 | 第29-39页 |
| 3.2.1 倍频控制电路 | 第29-31页 |
| 3.2.2 压控延时线 | 第31-34页 |
| 3.2.3 分频器 | 第34-35页 |
| 3.2.4 启动电路模块 | 第35-36页 |
| 3.2.5 PFD鉴频鉴相器 | 第36-37页 |
| 3.2.6 电荷泵 | 第37-39页 |
| 3.3 系统仿真验证 | 第39-42页 |
| 3.4 高倍频电路设计与仿真 | 第42-44页 |
| 3.5 本章小结 | 第44-46页 |
| 第四章 MDLL系统版图设计和后仿验证 | 第46-54页 |
| 4.1 MDLL电路版图设计 | 第46-49页 |
| 4.1.1 模块版图设计 | 第46-48页 |
| 4.1.2 整体版图设计 | 第48-49页 |
| 4.2 MDLL后仿验证 | 第49-52页 |
| 4.2.1 MDLL各模块后仿验证 | 第49-51页 |
| 4.2.2 MDLL系统后仿验证 | 第51-52页 |
| 4.3 本章小结 | 第52-54页 |
| 第五章 芯片测试验证与结果分析 | 第54-64页 |
| 5.1 测试平台搭建 | 第54-55页 |
| 5.2 MDLL功能测试验证 | 第55-57页 |
| 5.2.1 激励信号和驱动 | 第55-56页 |
| 5.2.2 频率锁定范围测试 | 第56-57页 |
| 5.3 MDLL关键参数测试结果 | 第57-61页 |
| 5.3.1 输出静态相差和占空比 | 第57-58页 |
| 5.3.2 输出时钟分相测试 | 第58-59页 |
| 5.3.3 输出时钟抖动测试 | 第59-61页 |
| 5.4 性能对比与结果分析 | 第61-62页 |
| 5.5 本章小结 | 第62-64页 |
| 第六章 总结和展望 | 第64-66页 |
| 6.1 总结 | 第64页 |
| 6.2 展望 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-72页 |
| 攻读硕士期间发表的成果 | 第72页 |
