| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 本文的主要工作和论文结构安排 | 第12-14页 |
| 第二章 CTS系统与数据采集模块的原理分析 | 第14-21页 |
| 2.1 CTS系统构架与工作原理分析 | 第14-17页 |
| 2.2 中频数据采集模块 | 第17-20页 |
| 2.2.1 中频数据采集模块分析 | 第17-18页 |
| 2.2.2 中频数据采集模块整体性能指标 | 第18-20页 |
| 2.3 本章总结 | 第20-21页 |
| 第三章 中频数据采集模块整体方案设计 | 第21-38页 |
| 3.1 模块的整体框架设计 | 第21页 |
| 3.2 模块的硬件电路设计 | 第21-30页 |
| 3.2.1 电源电路设计 | 第22-24页 |
| 3.2.2 模拟前端电路设计 | 第24-25页 |
| 3.2.3 时钟电路设计 | 第25-29页 |
| 3.2.3.1 时钟信号产生方法 | 第25-26页 |
| 3.2.3.2 时钟信号抖动性指标 | 第26-29页 |
| 3.2.4 接口电路设计 | 第29-30页 |
| 3.3 模块与FPGA高速数据传输方案设计 | 第30-37页 |
| 3.3.1 传统数据传输与JESD204B对比 | 第30-31页 |
| 3.3.2 JESD204B工作原理 | 第31-36页 |
| 3.3.2.1 应用层 | 第32页 |
| 3.3.2.2 传输层 | 第32-33页 |
| 3.3.2.3 数据链路层 | 第33-36页 |
| 3.3.2.4 物理层 | 第36页 |
| 3.3.3 JESD204B系统时钟分析 | 第36-37页 |
| 3.4 本章总结 | 第37-38页 |
| 第四章 中频数据采集模块电路原理图设计 | 第38-62页 |
| 4.1 模块外围电路主要芯片选型 | 第38页 |
| 4.2 电源电路原理图 | 第38-52页 |
| 4.2.1 输入保护电路 | 第39-40页 |
| 4.2.2 DC-DCbuck降压电路 | 第40-46页 |
| 4.2.3 LDO低压差线性稳压电路 | 第46-52页 |
| 4.2.3.1 ADP7104ARDZ电路设计 | 第47-49页 |
| 4.2.3.2 ADM7150ACPZ-3.3电路设计 | 第49-50页 |
| 4.2.3.3 ADP1741ACPZ电路设计 | 第50-52页 |
| 4.3 ADC模拟前端电路 | 第52-55页 |
| 4.3.1 单端转差分电路 | 第52-53页 |
| 4.3.2 ADC放大驱动电路 | 第53-54页 |
| 4.3.3 带宽限制电路 | 第54-55页 |
| 4.4 数据采集模块时钟电路 | 第55-61页 |
| 4.4.1 模块时钟源 | 第55-56页 |
| 4.4.2 时钟分配电路 | 第56-61页 |
| 4.5 本章总结 | 第61-62页 |
| 第五章 PCB的设计与实现 | 第62-75页 |
| 5.1 层叠的分析与确定 | 第62-64页 |
| 5.2 整体布局与布线 | 第64-74页 |
| 5.2.1 电路布局 | 第64-66页 |
| 5.2.2 传输线的特性阻抗 | 第66-70页 |
| 5.2.3 整体布线 | 第70-74页 |
| 5.3 本章总结 | 第74-75页 |
| 第六章 总结与展望 | 第75-77页 |
| 6.1 本文的主要研究工作 | 第75页 |
| 6.2 后续工作的展望 | 第75-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-79页 |