数字阵列雷达信号处理机设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景与意义 | 第10页 |
| 1.2 国内外研究现状与发展历程 | 第10-12页 |
| 1.3 数字阵列雷达的发展趋势 | 第12-13页 |
| 1.4 课题的主要工作 | 第13页 |
| 1.5 论文的结构与安排 | 第13-14页 |
| 第二章 数字阵列雷达信号处理基本理论 | 第14-38页 |
| 2.1 数字波束形成 | 第14-17页 |
| 2.1.1 阵列信号处理原理 | 第14页 |
| 2.1.2 阵列信号模型 | 第14-15页 |
| 2.1.3 波束形成基本概念 | 第15-17页 |
| 2.1.4 和差波束形成 | 第17页 |
| 2.2 雷达信号形式 | 第17-21页 |
| 2.2.1 线性调频信号 | 第17-18页 |
| 2.2.2 二相码信号 | 第18-21页 |
| 2.3 脉冲压缩 | 第21-27页 |
| 2.3.1 脉冲压缩原理 | 第21-22页 |
| 2.3.2 脉冲压缩基本方法 | 第22-24页 |
| 2.3.3 线性调频信号脉冲压缩 | 第24-25页 |
| 2.3.4 相位编码信号脉冲压缩 | 第25-27页 |
| 2.4 动目标显示 | 第27-32页 |
| 2.4.1 回波频谱特性 | 第27-29页 |
| 2.4.2 杂波频谱特性 | 第29页 |
| 2.4.3 MTI原理及实现方式 | 第29-32页 |
| 2.5 动目标检测 | 第32-34页 |
| 2.5.1 MTD原理 | 第32页 |
| 2.5.2 MTD实现方式 | 第32-34页 |
| 2.6 恒虚警检测 | 第34-37页 |
| 2.6.1 恒虚警检测原理 | 第34页 |
| 2.6.2 单元平均恒虚警检测器 | 第34-37页 |
| 2.7 本章小结 | 第37-38页 |
| 第三章 信号处理机设计与模块仿真 | 第38-60页 |
| 3.1 系统总体设计 | 第38-41页 |
| 3.1.1 雷达波形参数设定 | 第38-39页 |
| 3.1.2 M序列对选择 | 第39-40页 |
| 3.1.3 信号处理机方案设计 | 第40-41页 |
| 3.2 DBF模块设计 | 第41-43页 |
| 3.3 自检模块设计 | 第43页 |
| 3.4 脉压模块设计 | 第43-50页 |
| 3.4.1 LFM脉压设计与仿真 | 第45-47页 |
| 3.4.2 相位编码信号脉压设计与仿真 | 第47-50页 |
| 3.5 数据重排 | 第50-51页 |
| 3.5.1 数据重排原理 | 第50页 |
| 3.5.2 乒乓存储 | 第50-51页 |
| 3.6 MTI模块设计 | 第51-54页 |
| 3.7 MTD模块设计 | 第54-56页 |
| 3.8 CFAR模块的设计 | 第56-59页 |
| 3.9 本章小结 | 第59-60页 |
| 第四章 信号处理系统的硬件实现 | 第60-66页 |
| 4.1 信号处理板结构 | 第60-62页 |
| 4.2 自检模块调试 | 第62页 |
| 4.3 脉压模块调试 | 第62页 |
| 4.4 MTI模块调试 | 第62-63页 |
| 4.5 MTD模块调试 | 第63-65页 |
| 4.6 CFAR模块调试 | 第65页 |
| 4.7 本章小结 | 第65-66页 |
| 第五章 结束语 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 攻读硕士学位期间取得的成果 | 第70-71页 |
