TopMetal2-像素探测器数据获取系统研制
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-16页 |
| 1.1 项目背景和意义 | 第9-11页 |
| 1.2 数据获取系统发展现状 | 第11-14页 |
| 1.3 论文内容与结构概述 | 第14-16页 |
| 第二章 系统设计方案 | 第16-21页 |
| 2.1 TopMetal2-像素探测器 | 第16-18页 |
| 2.2 数据获取系统设计需求 | 第18-19页 |
| 2.3 总体设计方案 | 第19-21页 |
| 第三章 硬件电路设计 | 第21-39页 |
| 3.1 硬件电路设计方案 | 第21页 |
| 3.2 前端调理板 | 第21-22页 |
| 3.3 ADC采样板 | 第22-27页 |
| 3.3.1 模数转换 | 第23-25页 |
| 3.3.2 时钟系统 | 第25-26页 |
| 3.3.3 偏置调节 | 第26页 |
| 3.3.4 FMC接口 | 第26-27页 |
| 3.4 FPGA主控处理板 | 第27-36页 |
| 3.4.1 时钟设计 | 第28-29页 |
| 3.4.2 配置设计 | 第29-30页 |
| 3.4.3 以太网和SFP | 第30-31页 |
| 3.4.4 DDR3 SDRAM | 第31-33页 |
| 3.4.5 电源设计 | 第33-36页 |
| 3.5 PCB设计 | 第36-39页 |
| 第四章 控制逻辑设计 | 第39-60页 |
| 4.1 控制逻辑设计方案 | 第39-40页 |
| 4.2 ADC采样板配置 | 第40-45页 |
| 4.2.1 ADC配置模块 | 第41-42页 |
| 4.2.2 时钟配置模块 | 第42-44页 |
| 4.2.3 DAC配置模块 | 第44-45页 |
| 4.3 JESD204B控制逻辑 | 第45-50页 |
| 4.3.1 JESD204B简介 | 第45-46页 |
| 4.3.2 ADC数据链路 | 第46-48页 |
| 4.3.3 基于JESD204B的数据链路逻辑 | 第48-50页 |
| 4.4 DDR3存储控制逻辑 | 第50-54页 |
| 4.4.1 MIG IP核简介 | 第50-51页 |
| 4.4.2 数据缓存模块 | 第51-52页 |
| 4.4.3 基于MIG的数据存储逻辑 | 第52-54页 |
| 4.5 以太网控制逻辑 | 第54-60页 |
| 4.5.1 TEMAC IP核简介 | 第54-56页 |
| 4.5.2 RGMII接口 | 第56-57页 |
| 4.5.3 基于TEMAC的以太网接口控制 | 第57-60页 |
| 第五章 系统软件设计 | 第60-66页 |
| 5.1 MicroBlaze软核和SDK简介 | 第60-62页 |
| 5.2 SPI配置程序 | 第62页 |
| 5.3 JESD204B寄存器设置 | 第62-63页 |
| 5.4 数据读取控制 | 第63-64页 |
| 5.5 脚本控制设计 | 第64-66页 |
| 第六章 系统测试 | 第66-78页 |
| 6.1 硬件电路测试 | 第66-70页 |
| 6.1.1 FPGA主控处理板测试 | 第66-68页 |
| 6.1.2 AD采样板测试 | 第68-70页 |
| 6.1.3 前端调理板测试 | 第70页 |
| 6.2 数据获取链路性能测试 | 第70-73页 |
| 6.2.1 数据获取测试 | 第70-72页 |
| 6.2.2 带宽测试 | 第72-73页 |
| 6.2.3 噪声测试 | 第73页 |
| 6.3 TopMetal2-芯片读出测试 | 第73-78页 |
| 6.3.1 参数标定 | 第73-74页 |
| 6.3.2 芯片读出测试 | 第74-76页 |
| 6.3.3 芯片应用测试 | 第76-78页 |
| 第七章 总结与展望 | 第78-80页 |
| 7.1 工作总结 | 第78页 |
| 7.2 展望 | 第78-80页 |
| 附录 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 攻读学位期间发表的学术论文 | 第83-84页 |
| 致谢 | 第84页 |
