多核SOC片上网络性能解析建模
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 课题背景与意义 | 第8-11页 |
| 1.1.1 异构多核SoC对片上互联的需求 | 第8-9页 |
| 1.1.2 片上网络性能评估 | 第9-10页 |
| 1.1.3 基于解析模型的NOC性能评估 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 主要工作及设计指标 | 第12页 |
| 1.4 论文结构 | 第12-14页 |
| 第二章 片上网络架构概述 | 第14-24页 |
| 2.1 片上网络架构 | 第14-17页 |
| 2.1.1 片上互联情景分析 | 第14-16页 |
| 2.1.2 异构SOC互联拓扑 | 第16-17页 |
| 2.2 路由节点结构 | 第17-21页 |
| 2.2.1 数据包处理和交换通路 | 第17-19页 |
| 2.2.2 流控机制 | 第19页 |
| 2.2.3 交叉开关带宽分配 | 第19-21页 |
| 2.3 本章小结 | 第21-24页 |
| 第三章 片上网络性能解析模型 | 第24-34页 |
| 3.1 基于排队论的片上互联解析模型 | 第24-27页 |
| 3.1.1 排队论简介 | 第24-25页 |
| 3.1.2 路由节点单队列输入缓存排队分析 | 第25-27页 |
| 3.2 基于突发流量模型的解析模型优化 | 第27-31页 |
| 3.2.1 流量的突发特性 | 第28页 |
| 3.2.2 基于on-off模型的突发流量模型 | 第28-29页 |
| 3.2.3 基于2-mmpp注入的网络排队分析 | 第29-31页 |
| 3.3 基于解析模型的性能分析 | 第31-33页 |
| 3.3.1 路由节点内的排队分析 | 第31-33页 |
| 3.3.2 全局数据包延时分析 | 第33页 |
| 3.4 本章小结 | 第33-34页 |
| 第四章 基于BOOKSIM的互联架构仿真平台 | 第34-44页 |
| 4.1 BOOKSIM2简介 | 第34-35页 |
| 4.2 面向特定片上互联的参数提取和配置 | 第35-40页 |
| 4.2.1 网络拓扑结构 | 第35-38页 |
| 4.2.2 路由和流控制策略 | 第38页 |
| 4.2.3 路由器内部数据通路和链路时序参数 | 第38-40页 |
| 4.3 网络负载配置 | 第40-43页 |
| 4.3.1 时间流量配置 | 第40-41页 |
| 4.3.2 空间流量配置 | 第41-43页 |
| 4.4 本章小结 | 第43-44页 |
| 第五章 仿真结果比对和分析 | 第44-54页 |
| 5.1 仿真结果的获取和分析 | 第44-45页 |
| 5.2 解析结果获取和分析 | 第45-48页 |
| 5.3 网络性能分析和解析模型验证 | 第48-50页 |
| 5.3.1 吞吐量与延时曲线 | 第48-49页 |
| 5.3.2 突发流量特性负载对延时的影响 | 第49-50页 |
| 5.4 仿真精度和速度 | 第50-51页 |
| 5.5 本章小结 | 第51-54页 |
| 第六章 总结与展望 | 第54-55页 |
| 6.1 总结 | 第54页 |
| 6.2 展望 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 致谢 | 第57-58页 |
| 攻读硕士学位期间发表的论文 | 第58页 |
