| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 1 引言 | 第9-12页 |
| ·研究背景及现状 | 第9-10页 |
| ·论文研究目的 | 第10页 |
| ·论文研究内容 | 第10-12页 |
| 2 高精度时钟源的设计原理 | 第12-14页 |
| ·高精度时钟源的设计框图 | 第12页 |
| ·高精度时钟源的设计电路原理图 | 第12-14页 |
| 3 高精度时钟源的硬件电路设计 | 第14-27页 |
| ·硬件设计方法 | 第14-15页 |
| ·EDA 概述 | 第14页 |
| ·Protel 的特点 | 第14-15页 |
| ·高精度时钟电路板 | 第15页 |
| ·CPLD | 第15-18页 |
| ·CPLD 概述 | 第15-16页 |
| ·CPLD 与传统设计方法的比较 | 第16页 |
| ·CPLD 的特点 | 第16-17页 |
| ·CPLD 内自定义接口 | 第17-18页 |
| ·实时钟寄存器接口 | 第18-19页 |
| ·中断寄存器接口 | 第19-20页 |
| ·PC104 概述 | 第20-23页 |
| ·PC104 总线概述 | 第21-22页 |
| ·PC104 总线特点 | 第22-23页 |
| ·CPLD 与PC104 总线的互连 | 第23-24页 |
| ·CPLD 与高精度晶振 | 第24-26页 |
| ·CPLD 与D517887 的互连 | 第26-27页 |
| 4 高精度时钟源的软件设计 | 第27-42页 |
| ·CPLD 的逻辑实现 | 第27-34页 |
| ·VHDL | 第27-28页 |
| ·VHDL 概述 | 第27-28页 |
| ·VHDL 特点 | 第28页 |
| ·PC104 总线的读写 | 第28-31页 |
| ·实时钟芯片的读写 | 第31-33页 |
| ·CPLD 读写 D517887 的 VHDL 代码 | 第33-34页 |
| ·PC104 内部软件实现 | 第34-39页 |
| ·PC104 与 GPS 的对钟 | 第34-36页 |
| ·RTC 秒更新与 PPS 秒信号的同步实现 | 第36页 |
| ·实现RTC 秒更新与PPS 秒信号同步的过程 | 第36-37页 |
| ·实现程序 | 第37-39页 |
| ·GPS 时间信息的获取 | 第39-41页 |
| ·GPS 时间信息的获取过程 | 第39-40页 |
| ·实现程序 | 第40-41页 |
| ·海底大地电磁信号的同步采集 | 第41-42页 |
| 5 应急时钟源的设计与实现 | 第42-48页 |
| ·应急时钟源的设计与实现 | 第42页 |
| ·海底高精度应急时钟源应具备的功能 | 第42-43页 |
| ·读写应急时钟源的 VHDL 代码 | 第43-44页 |
| ·读写应急时钟源的 C 语言驱动程序代码 | 第44-48页 |
| 6 结论 | 第48-49页 |
| 致谢 | 第49-50页 |
| 参考文献 | 第50-52页 |
| 附录 | 第52-53页 |