| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-12页 |
| ·引言 | 第7-8页 |
| ·研究背景 | 第8-10页 |
| ·国外状况 | 第8-9页 |
| ·国内状况 | 第9-10页 |
| ·论文结构安排 | 第10-12页 |
| 第二章 基于 SOPC及 NIOS II的嵌入式技术 | 第12-24页 |
| ·SOPC技术 | 第12-13页 |
| ·基于Nios II的嵌入式技术 | 第13-16页 |
| ·Nios II嵌入式软核技术概述 | 第13-14页 |
| ·Nios II嵌入式处理器设计流程 | 第14页 |
| ·Nios II软核处理器 | 第14-16页 |
| ·Avalon总线 | 第16-20页 |
| ·Avalon总线概述 | 第16-18页 |
| ·Avalon总线传输 | 第18-19页 |
| ·Avalon三态接口 | 第19-20页 |
| ·基于Nios II软核处理器的SOPC系统设计 | 第20-23页 |
| ·小结 | 第23-24页 |
| 第三章 基于 PC104的WTB网络适配器简介 | 第24-38页 |
| ·WTB总线概述 | 第24-26页 |
| ·列车通信网TCN | 第24-25页 |
| ·绞线式列车总线概述 | 第25-26页 |
| ·介质附件单元MAU | 第26-28页 |
| ·WTB节点组成 | 第26-27页 |
| ·主通道和辅助通道 | 第27页 |
| ·线路单元组成 | 第27-28页 |
| ·方向转换逻辑 | 第28页 |
| ·节点和开关设置 | 第28页 |
| ·WTB总线 | 第28-29页 |
| ·总线介质及耦合器 | 第29页 |
| ·拓扑结构 | 第29页 |
| ·WTB帧 | 第29-31页 |
| ·曼彻斯特二进制码 | 第30页 |
| ·WTB帧格式 | 第30-31页 |
| ·WTB总线通信 | 第31-32页 |
| ·WTB数据集 | 第32-33页 |
| ·数据集标识符(DS_Name)的格式 | 第32-33页 |
| ·端口和通信存储器 | 第33页 |
| ·基于 PC104的WTB网络适配器 | 第33-36页 |
| ·基于PC104的WTB网络适配器设计 | 第33-35页 |
| ·各模块功能 | 第35-36页 |
| ·小结 | 第36-38页 |
| 第四章 基于 SOPC的WTB网络控制节点机设计 | 第38-44页 |
| ·基于SOPC的WTB网络控制节点机总体设计 | 第38-40页 |
| ·嵌入式 Nios II处理器 | 第39页 |
| ·Avalon从端口设计 | 第39-40页 |
| ·通信存贮器及其索引存贮器设计 | 第40页 |
| ·系统时钟 | 第40-41页 |
| ·外围设备设计 | 第41-42页 |
| ·片外存储器 | 第41页 |
| ·JTAG | 第41-42页 |
| ·配置控制器 | 第42页 |
| ·指令格式 | 第42页 |
| ·PCB试验板 | 第42-43页 |
| ·小结 | 第43-44页 |
| 第五章 FPGA配置与实现 | 第44-54页 |
| ·配置概述 | 第44-45页 |
| ·在线配置方式 | 第44页 |
| ·自动配置方式 | 第44-45页 |
| ·FPGA器件的配置方式 | 第45-47页 |
| ·USB下载线 | 第47页 |
| ·PS模式配置 | 第47-50页 |
| ·PS模式配置时序 | 第47-49页 |
| ·基于CPLD配置控制器的配置电路设计 | 第49-50页 |
| ·配置文件的设计与实现 | 第50-52页 |
| ·AS模式配置 | 第52页 |
| ·小结 | 第52-54页 |
| 第六章 联机侧试及分析 | 第54-57页 |
| ·联机测试概述 | 第54-55页 |
| ·系统资源利用率分析 | 第55-57页 |
| 第七章 研究工作总结及展望 | 第57-59页 |
| ·主要完成的工作 | 第57-58页 |
| ·不足之处 | 第58页 |
| ·个人体会 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 发表论文情况 | 第62-63页 |
| 致谢 | 第63-64页 |
| 附录1 基于 SOPC的嵌入式WTB网络控制节点机实物图 | 第64-65页 |
| 附录2 WTB网络控制节点机 SOPC定制截图 | 第65-66页 |