| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-11页 |
| ·背景 | 第8页 |
| ·目前加法器及乘法器的研究现状 | 第8-10页 |
| ·论文的主要工作 | 第10页 |
| ·论文的结构 | 第10-11页 |
| 第二章 MAC、加法器、乘法器的算法以及实现结构 | 第11-27页 |
| ·乘加单元 | 第11页 |
| ·加法器单元 | 第11-15页 |
| ·行波进位加法器（Ripple Carry Adder-RCA） | 第12页 |
| ·跳跃进位加法器（Carry Skip Adder） | 第12-14页 |
| ·进位选择加法器（Carry Select Adder） | 第14页 |
| ·超前进位加法器（Carry Lookaheade Adder-CLA） | 第14-15页 |
| ·乘法器单元 | 第15-27页 |
| ·乘法器中常用的几种算法 | 第15-21页 |
| ·Booth 算法 | 第18-20页 |
| ·基2 Booth 算法 | 第20-21页 |
| ·高基Booth 算法 | 第21页 |
| ·乘法器中常用的几种实现结构 | 第21-27页 |
| ·连续乘法器 | 第22页 |
| ·阵列乘法器 | 第22-23页 |
| ·基于Wallace tree 的乘法器 | 第23-25页 |
| ·基于Dadda tree 的乘法器 | 第25-27页 |
| 第三章 24 位X 24 位高速并行乘法器的设计 | 第27-35页 |
| ·BOOTH 编码及部分积的生成 | 第27-32页 |
| ·24 位x 24 位的Booth 编码及部分积生成 | 第27-30页 |
| ·24 位x 24 位Booth 编码及部分积生成电路 | 第30-32页 |
| ·部分积的相加（WALLACE TREE 阵列） | 第32-34页 |
| ·最终加法器 | 第34-35页 |
| ·24 位x 24 位乘法器的最终加法器 | 第34-35页 |
| 第四章 24 位X24 位+48 位饱和MAC 单元的优化设计 | 第35-43页 |
| ·饱和操作 | 第35-38页 |
| ·乘法的饱和操作 | 第35-36页 |
| ·加法的饱和操作 | 第36页 |
| ·MAC 的饱和操作 | 第36-38页 |
| ·24 位X24 位+48 位饱和MAC 的设计 | 第38页 |
| ·24 位X24 位+48 位饱和MAC 单元版图设计 | 第38-43页 |
| ·底层单元的版图设计 | 第39-40页 |
| ·MAC 单元的布局布线 | 第40-43页 |
| 第五章 24 位X24 位+48 位饱和MAC 单元的仿真及建模 | 第43-50页 |
| ·饱和MAC 的仿真 | 第43-47页 |
| ·Nanosim+VCS 仿真平台的搭建 | 第43-44页 |
| ·时序路径分析 | 第44-45页 |
| ·饱和MAC 电路仿真 | 第45-47页 |
| ·饱和MAC 单元的建模 | 第47-50页 |
| ·饱和MAC 单元的Verilog 模型 | 第47-48页 |
| ·饱和MAC 单元的时序建模 | 第48-49页 |
| ·饱和MAC 单元的物理建模 | 第49-50页 |
| 结束语 | 第50-51页 |
| 致谢 | 第51-52页 |
| 附录 | 第52-59页 |
| 参考文献 | 第59-61页 |
| 在校期间发表的论文清单 | 第61页 |
