| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-14页 |
| ·复用技术 | 第8-9页 |
| ·同步数字体系SDH | 第9页 |
| ·集成电路设计流程 | 第9-10页 |
| ·研究动态与课题目的 | 第10-14页 |
| 第二章 分接器电路分析 | 第14-40页 |
| ·分接器结构 | 第14-18页 |
| ·串行分接器 | 第14-15页 |
| ·并行分接器 | 第15-16页 |
| ·树行分接器 | 第16-18页 |
| ·数字电路基础 | 第18-20页 |
| ·数字门电路的基本特性 | 第18-19页 |
| ·一阶RC网络特性 | 第19-20页 |
| ·反相器 | 第20-27页 |
| ·反相器静态特性 | 第20-22页 |
| ·反相器动态特性 | 第22-25页 |
| ·功耗和功率时延积 | 第25-26页 |
| ·级联反相器 | 第26-27页 |
| ·传输门 | 第27-28页 |
| ·触发器 | 第28-32页 |
| ·动态CMOS逻辑 | 第29页 |
| ·CMOS准静态逻辑 | 第29页 |
| ·TSPC（True Single Phase Clock）逻辑 | 第29-30页 |
| ·SCFL逻辑 | 第30-32页 |
| ·分频电路 | 第32-37页 |
| ·占空比1:N 分频器设计 | 第33-35页 |
| ·占空比1:1 分频器设计 | 第35-37页 |
| ·缓冲与单端转双端电路 | 第37-38页 |
| ·缓冲电路 | 第37页 |
| ·单端转双端电路 | 第37-38页 |
| ·接口电路 | 第38-40页 |
| 第三章 电路设计 | 第40-46页 |
| ·分接器结构 | 第40页 |
| ·准静态逻辑触发器 | 第40-42页 |
| ·分频电路 | 第42-44页 |
| ·单端转双端的电路 | 第44-45页 |
| ·输入输出电路接口 | 第45-46页 |
| 第四章 电路仿真与版图设计 | 第46-54页 |
| ·仿真及结果: | 第46-48页 |
| ·版图设计 | 第48-54页 |
| ·集成电路的工艺 | 第48页 |
| ·TSMC 0.25μm CMOS集成电路工艺SPICE模型及设计规则 | 第48-50页 |
| ·版图设计流程 | 第50-52页 |
| ·分接器版图设计 | 第52-54页 |
| 第五章 测试结果与分析 | 第54-64页 |
| ·在片测试 | 第54-62页 |
| ·测试环境 | 第54-55页 |
| ·在片测试结果、波形及眼图 | 第55-62页 |
| ·结论与分析 | 第62-64页 |
| 第六章 结论 | 第64-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 附录PECL、CML、LVDS接口标准 | 第70-72页 |