第一章 前言 | 第1-21页 |
·我国微电子技术的发展现状 | 第12-13页 |
·集成电路设计方法 | 第13-16页 |
·结构化设计方法 | 第14-15页 |
·门阵列(Gate Array)设计方法 | 第15页 |
·标准单元(Standard Cell)设计方法 | 第15-16页 |
·全定制VLSI设计及流程 | 第16-19页 |
·课题工作内容、意义和论文结构 | 第19-21页 |
·课题工作内容 | 第19页 |
·课题意义 | 第19-20页 |
·论文结构 | 第20-21页 |
第二章 CMOS基础及工艺流程 | 第21-27页 |
·MOSFET的基本工作原理和分类 | 第21-23页 |
·MOSFET的基本工作结构 | 第21-22页 |
·MOSFET的基本工作原理 | 第22-23页 |
·MOSFET的分类 | 第23页 |
·CMOS工艺制造技术 | 第23-27页 |
·硅栅CMOS工艺 | 第24-25页 |
·P阱CMOS工艺加工过程介绍 | 第25-27页 |
第三章 协处理器布局布线设计 | 第27-51页 |
·协处理器的布局设计 | 第27-35页 |
·提高集成度的布局方法 | 第27-28页 |
·基本单元布局方法 | 第28-31页 |
·合并公共区域方法 | 第29-30页 |
·改变器件形状和位置方法 | 第30-31页 |
·功能模块布局方法 | 第31-33页 |
·整体布局 | 第33-35页 |
·整体布局的方法 | 第33页 |
·协处理器整体布局 | 第33-35页 |
·I/O端口布局设计 | 第35页 |
·协处理器的布线设计 | 第35-51页 |
·电源网格设计 | 第37-41页 |
·电源供给量估计 | 第37-38页 |
·电源引脚的设计 | 第38-39页 |
·电源布线设计方法 | 第39-40页 |
·模块中电源地线布线设计 | 第40-41页 |
·协处理器时钟网络设计及时钟树 | 第41-44页 |
·信号连线设计 | 第44-51页 |
·模块布线规律 | 第45-48页 |
·直通布线设计 | 第48-51页 |
第四章 协处理器单元库及功能模块设计 | 第51-88页 |
·设计环境及工艺文件 | 第51-54页 |
·工艺文件 | 第51-53页 |
·版图资源显示文件 | 第53-54页 |
·版图基本单元库设计 | 第54-60页 |
·单元库建库原则 | 第54-55页 |
·CMOS基本单元电路的设计 | 第55-60页 |
·CMOS数字电路功能模块设计 | 第60-79页 |
·时钟驱动器模块设计 | 第60-62页 |
·利用编程实现微码(微程序)ROM的设计 | 第62-67页 |
·I/O端口设计 | 第67-75页 |
·I/O电路的结构 | 第68-69页 |
·V_(DD)和V_(SS)PAD设计 | 第69页 |
·输出端口(OUTPUTPAD)设计 | 第69-71页 |
·输入PAD的设计 | 第71-72页 |
·双向PAD(Bi Directional Pad)设计 | 第72-73页 |
·PAD版图设计特殊规则 | 第73-75页 |
·桶式移位器的设计 | 第75-78页 |
·内置常数ROM的设计 | 第78-79页 |
·标识单元设计 | 第79页 |
·基于电气属性的版图设计 | 第79-84页 |
·寄生电阻的产生 | 第79-80页 |
·基于电阻考虑的晶体管设计 | 第80-82页 |
·寄生电容的产生 | 第82-83页 |
·基于电容考虑的晶体管设计 | 第83-84页 |
·消除闩锁效应(Latch-Up) | 第84-88页 |
·P阱CMOS工艺的寄生晶体管结构 | 第85-87页 |
·消除Latch up效应的措施 | 第87-88页 |
第五章 协处理器版图的验证及后仿真 | 第88-101页 |
·协处理器版图设计验证 | 第88-96页 |
·验证流程 | 第88-89页 |
·设计验证的作用 | 第89-90页 |
·几何设计规则检查 | 第90-92页 |
·电学设计规则(ERC)检查 | 第92-93页 |
·版图/电路图网表匹配(LVS)检查 | 第93-94页 |
·DRC、ERC和LVS验证规则的编写 | 第94-96页 |
·协处理器的后仿真 | 第96-101页 |
·后仿真的作用 | 第96页 |
·后仿真流程 | 第96-98页 |
·协处理器后仿真的结果 | 第98-101页 |
第六章 总结与展望 | 第101-119页 |