X处理器中高性能存储部件全定制设计与实现
摘要 | 第1-13页 |
ABSTRACT | 第13-14页 |
第一章 绪论 | 第14-20页 |
·X处理器介绍 | 第14-15页 |
·课题研究背景 | 第15-17页 |
·课题研究内容及意义 | 第17-18页 |
·课题研究主要工作与成果 | 第18页 |
·本文的组织结构 | 第18-20页 |
第二章 寄存器文件和SRAM全定制设计技术 | 第20-30页 |
·寄存器文件和SRAM设计技术 | 第20-27页 |
·总体结构 | 第20-23页 |
·存储单元 | 第23-24页 |
·预充电路 | 第24-25页 |
·地址转变探测电路 | 第25-26页 |
·灵敏放大器 | 第26页 |
·功耗分析与低功耗技术 | 第26-27页 |
·全定制设计流程及工具 | 第27-29页 |
·全定制设计流程 | 第27-29页 |
·全定制设计工具 | 第29页 |
·本章小结 | 第29-30页 |
第三章 高速译码器设计 | 第30-41页 |
·译码器结构 | 第30-34页 |
·静态译码器 | 第31-33页 |
·动态译码器 | 第33-34页 |
·高速译码器设计 | 第34-38页 |
·优化反相器链 | 第35-37页 |
·优化译码器关键路径尺寸 | 第37-38页 |
·模拟试验与试验结果 | 第38-40页 |
·本章小结 | 第40-41页 |
第四章 多端口寄存器文件设计 | 第41-53页 |
·LRF设计要求与设计端口 | 第41页 |
·LRF各个模块结构 | 第41-48页 |
·各个模块功能介绍 | 第42-43页 |
·读写操作时序关系 | 第43页 |
·写译码电路 | 第43-44页 |
·读译码电路 | 第44-45页 |
·位单元 | 第45页 |
·地址比较电路 | 第45-46页 |
·脉冲产生电路 | 第46-47页 |
·灵敏放大器电路 | 第47页 |
·常值单元 | 第47-48页 |
·7读3写寄存器文件CCRF | 第48-49页 |
·CCRF总体模块划分 | 第49-51页 |
·译码模块 | 第49-50页 |
·存储单元 | 第50页 |
·reset信号的控制 | 第50-51页 |
·地址比较和输出控制 | 第51页 |
·写穿透路径 | 第51页 |
·本章小结 | 第51-53页 |
第五章 电流模式单端口SRAM设计 | 第53-65页 |
·传统电压模式SRAM | 第53页 |
·新型电流模式SRAM设计原理 | 第53-56页 |
·电流模式写技术 | 第54-56页 |
·电流模式读技术 | 第56页 |
·版图模拟实验 | 第56-59页 |
·传统电压模式单端口SRAM | 第57-58页 |
·电流模式单端口SRAM | 第58页 |
·试验数据对比分析 | 第58-59页 |
·大规模单端口SRAM | 第59-64页 |
·设计目标和端口说明 | 第59页 |
·模块总体结构 | 第59-60页 |
·地址译码电路 | 第60-63页 |
·读多路选择 | 第63-64页 |
·脉冲产生电路 | 第64页 |
·本章小结 | 第64-65页 |
第六章 基于存储单元的存储部件版图设计 | 第65-78页 |
·版图设计中晶体管布局方法 | 第65-71页 |
·基本欧拉路径法 | 第65-66页 |
·欧拉路径法 | 第66-68页 |
·拓展的欧拉路径法 | 第68-69页 |
·欧拉路径法在动态电路中的应用 | 第69-70页 |
·晶体管尺寸对版图的影响 | 第70-71页 |
·LRF版图设计 | 第71-72页 |
·总体结构 | 第71-72页 |
·最终版图 | 第72页 |
·模拟结果 | 第72页 |
·电流模式单端口SRAM版图设计 | 第72-76页 |
·总体布局规划 | 第73页 |
·层次化设计 | 第73-74页 |
·基于存储单元的设计策略 | 第74-75页 |
·整体电路版图设计 | 第75-76页 |
·模拟结果 | 第76页 |
·本章小结 | 第76-78页 |
第七章 结束语与工作展望 | 第78-79页 |
·结束语 | 第78页 |
·工作展望 | 第78-79页 |
致谢 | 第79-80页 |
参考文献 | 第80-83页 |
作者在学期间取得的学术成果 | 第83-84页 |
作者在学期间参与科研项目 | 第84页 |