水下动态参数数据采集及数据压缩技术研究
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 1 绪论 | 第10-20页 |
| ·水下动态参数测试研究概述 | 第10-15页 |
| ·水下动态参数测试的背景及意义 | 第10-11页 |
| ·水下动态参数测试的国内外发展现状 | 第11-12页 |
| ·水下动态参数测试的研究内容 | 第12-15页 |
| ·数据压缩加速卡的研究概述 | 第15-19页 |
| ·数据压缩加速卡的研究内容 | 第15-16页 |
| ·数据压缩加速卡的国内外发展现状 | 第16-18页 |
| ·数据压缩加速卡的研究内容 | 第18-19页 |
| ·课题研究内容 | 第19-20页 |
| 2 水下动态测试系统 | 第20-49页 |
| ·水下动态测试系统概述 | 第20-23页 |
| ·水下爆炸的过程与分析 | 第20-21页 |
| ·水下爆炸试验测量方案 | 第21-23页 |
| ·水下动态测试系统的组成 | 第23-24页 |
| ·浮标分机 | 第23页 |
| ·终端分机 | 第23-24页 |
| ·水下动态参数分析 | 第24-27页 |
| ·数据采集方案设计 | 第27-31页 |
| ·采样速率的选择 | 第27-28页 |
| ·采样方法的选择 | 第28-31页 |
| ·硬件电路实现 | 第31-48页 |
| ·ADC 芯片选取 | 第31-42页 |
| ·ADC 性能参数分析 | 第33-34页 |
| ·ADC 芯片位数的确定 | 第34-38页 |
| ·ADC 芯片确定 | 第38-40页 |
| ·模拟信号输入接口电路 | 第40-42页 |
| ·基于CPLD 的逻辑控制单元 | 第42-48页 |
| ·可编程逻辑器件的选择 | 第42-43页 |
| ·可编程逻辑器件实现方案的特点 | 第43-44页 |
| ·VHDL 语言的采集控制程序设计 | 第44-47页 |
| ·硬件电路及烧写验证 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 3 数据硬件压缩 | 第49-83页 |
| ·数据压缩的理论概述 | 第49-61页 |
| ·数据压缩背景简介及相关概念 | 第50-51页 |
| ·信息论、信源、信源数学模型 | 第51-53页 |
| ·信息熵、冗余度 | 第53-55页 |
| ·压缩比、压缩因子、压缩增益 | 第55-56页 |
| ·数据压缩的分类及无损压缩的介绍 | 第56-61页 |
| ·数据压缩的硬件实现 | 第61-82页 |
| ·概述 | 第61页 |
| ·数据压缩方法的选取 | 第61-64页 |
| ·LZW 算法的程序设计 | 第64-71页 |
| ·LZW 压缩的VHDL 语言实现 | 第71-78页 |
| ·基于FPGA 的硬件压缩电路设计 | 第78-80页 |
| ·LZW 压缩硬件压缩可适应最大频率分析 | 第80-82页 |
| ·本章小结 | 第82-83页 |
| 4 高速电路信号完整性设计与分析 | 第83-89页 |
| ·设计中实际遇到的干扰问题 | 第83-84页 |
| ·信号串扰 | 第84-86页 |
| ·信号反射 | 第86页 |
| ·提高电子系统抗干扰性能常用措施 | 第86-89页 |
| ·电源分配 | 第87页 |
| ·信号布线 | 第87-88页 |
| ·器件散热 | 第88-89页 |
| 5 总结 | 第89-90页 |
| ·工作总结 | 第89页 |
| ·不足 | 第89-90页 |
| 参考文献 | 第90-94页 |
| 读硕士学位期间发表的论文及所取得的研究成果 | 第94-95页 |
| 致谢 | 第95页 |
