光纤罗经中嵌入式导航计算机系统的设计与实现
摘要 | 第5-6页 |
abstract | 第6-7页 |
第1章 绪论 | 第10-16页 |
1.1 研究背景及意义 | 第10-11页 |
1.2 导航计算机的发展现状 | 第11-13页 |
1.3 论文的结构安排 | 第13-16页 |
第2章 系统总体构成及计算机硬件设计 | 第16-42页 |
2.1 系统总体构成 | 第16-18页 |
2.2 惯性器件及接收机介绍 | 第18-21页 |
2.2.1 光纤陀螺 | 第18-19页 |
2.2.2 石英挠性加速速度计 | 第19-20页 |
2.2.3 GPS接收机模块 | 第20-21页 |
2.3 导航计算机系统设计 | 第21-34页 |
2.3.1 计算机主控单元选型 | 第21-24页 |
2.3.2 FPGA电路设计 | 第24-27页 |
2.3.3 DSP电路设计 | 第27-33页 |
2.3.4 DSP和FPGA之间的通道设计 | 第33-34页 |
2.4 电源模块设计 | 第34-35页 |
2.5 数据采集模块设计 | 第35-39页 |
2.5.1 陀螺采样电路 | 第35页 |
2.5.2 加速度计采样电路 | 第35-37页 |
2.5.3 温度Pt100电阻采样电路 | 第37-39页 |
2.6 通讯模块设计 | 第39-40页 |
2.7 本章小结 | 第40-42页 |
第3章 导航计算机系统软件设计 | 第42-62页 |
3.1 导航计算机系统软件方案设计 | 第42页 |
3.2 SYS/BIOS软件设计 | 第42-46页 |
3.2.1 SYS/BIOS特点 | 第43-44页 |
3.2.2 SYS/BIOS线性调度 | 第44-45页 |
3.2.3 XDCTools工具 | 第45-46页 |
3.3 DSP系统驱动软件研究 | 第46-54页 |
3.3.1 系统时钟初始化设计 | 第48-49页 |
3.3.2 GPIO接口驱动设计 | 第49-50页 |
3.3.3 EMIFA接口时序设计 | 第50-52页 |
3.3.4 二次BOOT设计 | 第52-54页 |
3.4 FPGA逻辑控制软件研究 | 第54-61页 |
3.4.1 UART收发模块设计 | 第55-58页 |
3.4.2 双口RAM设计 | 第58-60页 |
3.4.3 加表AD采样设计 | 第60页 |
3.4.4 陀螺采样设计 | 第60-61页 |
3.5 本章小结 | 第61-62页 |
第4章 罗经自对准的研究设计 | 第62-70页 |
4.1 平台罗经自对准原理分析 | 第62-65页 |
4.1.1 水平对准回路设计 | 第62-64页 |
4.1.2 方位对准回路设计 | 第64-65页 |
4.2 罗经对准参数设计 | 第65-67页 |
4.2.1 水平对准回路的参数设计 | 第65-66页 |
4.2.2 方位对准回路的参数设计 | 第66-67页 |
4.3 捷联光纤罗经对准方法设计 | 第67-69页 |
4.4 本章小结 | 第69-70页 |
第5章 光纤罗经系统试验验证 | 第70-82页 |
5.1 IMU信号采集测试验证 | 第70-72页 |
5.2 高低温试验 | 第72-75页 |
5.3 三轴转台单位置摇摆对准试验 | 第75页 |
5.4 多位置静态对准试验 | 第75-76页 |
5.5 多位置动态对准试验 | 第76-77页 |
5.6 长时间静态导航试验 | 第77-78页 |
5.7 海上对准试验 | 第78-81页 |
5.7.1 计程仪组合行进中对准 | 第78-80页 |
5.7.2 计程仪+GPS组合行进中对准 | 第80-81页 |
5.8 本章小结 | 第81-82页 |
结论 | 第82-83页 |
参考文献 | 第83-86页 |
攻读硕士学位期间发表的论文和取得的科研成果 | 第86-88页 |
致谢 | 第88页 |