| 摘要 | 第4-6页 |
| abstract | 第6-7页 |
| 1 绪论 | 第10-14页 |
| 1.1 课题背景和意义 | 第10-11页 |
| 1.2 课题研究现状 | 第11-12页 |
| 1.2.1 国外研究现状 | 第11-12页 |
| 1.2.2 国内研究现状 | 第12页 |
| 1.3 课题研究内容和章节安排 | 第12-14页 |
| 2 电路设计的流程和开发环境 | 第14-22页 |
| 2.1 电路设计的流程 | 第14页 |
| 2.2 平台的硬件开发环境 NI ELVIS 教学套件 | 第14-17页 |
| 2.2.1 NI ELVIS 简介 | 第14-17页 |
| 2.3 平台的软件开发环境 | 第17-21页 |
| 2.3.1 电路仿真软件 NI Multisim 13.0 | 第17-19页 |
| 2.3.2 虚拟仪器集成环境 LabVIEW 2013 及其特点 | 第19-21页 |
| 2.4 创建基于 Multisim、ELVIS 的电子技术教学平台 | 第21页 |
| 2.5 本章小结 | 第21-22页 |
| 3 锁相调频和鉴频电路原理 | 第22-32页 |
| 3.1 调频与鉴频理论 | 第22-25页 |
| 3.1.1 调频波的表达式及性质 | 第23-24页 |
| 3.1.2 鉴频方法及原理 | 第24-25页 |
| 3.2 锁相技术 | 第25-30页 |
| 3.2.1 PLL 的基本组成和工作原理 | 第25-28页 |
| 3.2.2 调制跟踪与载波跟踪 | 第28-29页 |
| 3.2.3 锁相环路调频器与鉴频器 | 第29-30页 |
| 3.3 本章小结 | 第30-32页 |
| 4 锁相调频与鉴频电路的设计与仿真分析 | 第32-58页 |
| 4.1 锁相调频鉴频的电路设计 | 第32页 |
| 4.2 集成锁相环芯片 NE564 | 第32-36页 |
| 4.2.1 NE564 构成的锁相调频电路 | 第34-35页 |
| 4.2.2 NE564 构成的锁相鉴频电路 | 第35-36页 |
| 4.3 集成锁相环芯片 NE564 的建模 | 第36-47页 |
| 4.3.1 在 Multisim 中创建 NE564 仿真模型 | 第36-43页 |
| 4.3.2 NE564 芯片的 SPICE 模型引用 | 第43-47页 |
| 4.4 Multisim 仿真 | 第47-57页 |
| 4.4.1 Multisim 软件 | 第47页 |
| 4.4.2 Multisim 仿真分析 | 第47-54页 |
| 4.4.3 调制信号的频率对电路特性的影响 | 第54-56页 |
| 4.4.4 调制信号的幅度对电路特性的影响 | 第56-57页 |
| 4.5 本章小结 | 第57-58页 |
| 5 ELVIS 平台硬件电路的实现与测试 | 第58-70页 |
| 5.1 NI ELVIS II+ 工作台虚拟仪器 | 第58-60页 |
| 5.2 ELVIS 工作台接口设计 | 第60-63页 |
| 5.3 PCB 板设计 | 第63-64页 |
| 5.4 NI ELVIS 电路性能的测试分析 | 第64-68页 |
| 5.4.1 锁相调频性能研究及性能测试 | 第67-68页 |
| 5.4.2 鉴频特性研究 | 第68页 |
| 5.5 本章小结 | 第68-70页 |
| 6 远程实验平台开发 | 第70-82页 |
| 6.1 开发平台介绍 | 第70-71页 |
| 6.2 软件设计方法 | 第71-74页 |
| 6.2.1 流程及程序框图 | 第71-73页 |
| 6.2.2 系统界面 | 第73-74页 |
| 6.3 远程实验界面的开发 | 第74-78页 |
| 6.3.1 Web 发布功能 | 第74-75页 |
| 6.3.2 身份验证界面 | 第75-76页 |
| 6.3.3 实验内容及工作原理介绍 | 第76-77页 |
| 6.3.4 电路参数设置 | 第77-78页 |
| 6.4 电路性能测试 | 第78-81页 |
| 6.4.1 Multisim 联合 LabVIEW 测试 | 第78-79页 |
| 6.4.2 ELVIS 平台联合 LabVIEW 测试 | 第79-80页 |
| 6.4.3 频谱分析 | 第80-81页 |
| 6.5 本章小结 | 第81-82页 |
| 7 总结与展望 | 第82-84页 |
| 7.1 工作总结 | 第82-83页 |
| 7.2 展望 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 作者在攻读硕士学位期间发表的论文 | 第87-88页 |
| 致谢 | 第88页 |
