| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 引言 | 第10-14页 |
| 1.1 课题研究背景 | 第10页 |
| 1.2 国内外数据采集系统研究现状 | 第10-12页 |
| 1.3 课题研究意义 | 第12-13页 |
| 1.4 论文主要研究目标及任务 | 第13-14页 |
| 第二章 高速多通道数据采集系统总体设计 | 第14-27页 |
| 2.1 数据采集系统的基本原理 | 第14页 |
| 2.2 四通道数据采集系统总体方案 | 第14-19页 |
| 2.2.1 采集信号调理 | 第15-16页 |
| 2.2.2 数据采集模块总体框架 | 第16-17页 |
| 2.2.3 采集显示模块设计方案 | 第17-18页 |
| 2.2.4 采集控制模块框架设计 | 第18-19页 |
| 2.3 系统主要芯片介绍 | 第19-27页 |
| 2.3.1 信号调理芯片选型 | 第19-21页 |
| 2.3.2 采集量化模块器件选型 | 第21-24页 |
| 2.3.3 映射显示模块器件选择 | 第24-25页 |
| 2.3.4 处理控制系统器件介绍 | 第25-27页 |
| 第三章 4GSPS采集模块的设计与实现 | 第27-47页 |
| 3.1 数据量化与普通存储设计 | 第27-35页 |
| 3.1.1 单通道 2GSPS的数据接收和缓存设计 | 第28-29页 |
| 3.1.2 高速数据流缓存控制电路设计 | 第29-32页 |
| 3.1.3 数据输出接.设计 | 第32-35页 |
| 3.2 多通道 4GSPS数据采集设计 | 第35-37页 |
| 3.2.1 单通道 4GSPS实现 | 第35-36页 |
| 3.2.2 四通道数据采集设计 | 第36-37页 |
| 3.2.3 数据拼合和通道同步 | 第37页 |
| 3.4 采集系统控制接.设计 | 第37-42页 |
| 3.4.1 接.地址分配 | 第37-40页 |
| 3.4.2 串行控制接.设计 | 第40-42页 |
| 3.5 多通道高速采集系统时钟设计 | 第42-43页 |
| 3.6 高速大容量数据存储设计 | 第43-47页 |
| 3.6.1 大容量数据存储总体方案 | 第44-45页 |
| 3.6.2 深存储下的数据抽点和时基实现 | 第45-47页 |
| 第四章 触发系统关键技术 | 第47-59页 |
| 4.1 触发的作用 | 第47-49页 |
| 4.2 模拟触发设计 | 第49-53页 |
| 4.2.1 触发通道设计 | 第49-50页 |
| 4.2.2 触发信号预处理 | 第50-51页 |
| 4.2.3 四通道系统触发脉冲传输方案 | 第51-53页 |
| 4.3 预触发方案设计 | 第53-55页 |
| 4.3.1 普通存储的预触发设计 | 第53-54页 |
| 4.3.2 深存储预触发实现 | 第54-55页 |
| 4.4 采集系统波形晃动问题 | 第55-59页 |
| 4.4.1 触发点晃动的原因 | 第56-57页 |
| 4.4.2 硬件查找触发点 | 第57-59页 |
| 第五章 系统电源及其他模块设计 | 第59-66页 |
| 5.1 电源系统方案设计 | 第59-62页 |
| 5.1.1 采集系统电源设计 | 第59-60页 |
| 5.1.2 处理显示系统电源设计 | 第60-62页 |
| 5.2 系统电源上电时序设计 | 第62-63页 |
| 5.3 系统FPGA的级联配置和在线升级 | 第63-66页 |
| 第六章 系统调试及验证 | 第66-74页 |
| 6.1 系统调试遇到的问题及解决 | 第66-67页 |
| 6.2 系统性能验证 | 第67-71页 |
| 6.2.1 采集系统验证 | 第68页 |
| 6.2.2 采集数据拼合 | 第68页 |
| 6.2.3 大容量数据存储验证 | 第68-70页 |
| 6.2.4 触发系统验证 | 第70-71页 |
| 6.3 系统指标验证 | 第71-74页 |
| 6.3.1 带宽验证 | 第71-72页 |
| 6.3.2 波形捕获率验证 | 第72-73页 |
| 6.3.3 存储深度验证 | 第73-74页 |
| 第七章 结论与展望 | 第74-76页 |
| 7.1 课题研究结论 | 第74页 |
| 7.2 课题展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-78页 |
| 附录 | 第78-79页 |
| 个人简历及项目成果 | 第79-80页 |