| CONTENTS | 第6-8页 |
| 摘要 | 第8-10页 |
| ABSTRACT | 第10-12页 |
| 主要符号表 | 第13-14页 |
| 第一章 绪论 | 第14-19页 |
| 1.1 InAlN/AlN/GaN异质结构材料与器件的研究背景及意义 | 第14-15页 |
| 1.2 InAlN/AlN/GaN异质结构材料与器件的研究进展 | 第15-16页 |
| 1.3 InAlN/AlN/GaN HFETs可靠性研究的背景与意义 | 第16-17页 |
| 1.4 本文的研究内容与安排 | 第17-19页 |
| 第二章 器件的制备与测试 | 第19-27页 |
| 2.1 InAlN/AlN/GaN异质结构材料的生长 | 第19-21页 |
| 2.1.1 衬底材料的选择 | 第19-20页 |
| 2.1.2 InAlN/AlN/GaN异质外延生长 | 第20-21页 |
| 2.2 InAlN/AlN/GaN HFETs的制备 | 第21-25页 |
| 2.2.1 掩膜版的设计 | 第21-23页 |
| 2.2.2 器件制备工艺流程 | 第23-25页 |
| 2.3 InAlN/AlN/GaN异质结构材料与器件的测试 | 第25-27页 |
| 第三章 InAlN/AlN/GaN异质结场效应晶体管势垒层应变研究 | 第27-43页 |
| 3.1 InAlN/AlN/GaN异质结场效应晶体管栅下势垒层应变的计算方法 | 第28-32页 |
| 3.2 InAlN/AlN/GaN HFETs栅下势垒层应变 | 第32-41页 |
| 3.2.1 源漏正常欧姆工艺InAlN/AlN/GaN HFETs栅下势垒层应变 | 第33-37页 |
| 3.2.2 源漏边欧姆工艺InAlN/AlN/GaN HFETs栅下势垒层应变 | 第37-40页 |
| 3.2.3 源漏正常欧姆工艺与边欧姆工艺InAlN/AlN/GaN HFETs栅下势垒层应变的比较 | 第40-41页 |
| 3.3 本章小结 | 第41-43页 |
| 第四章 InAlN/AlN/GaN异质结构材料界面陷阱态研究 | 第43-54页 |
| 4.1 半导体中的缺陷及陷阱 | 第43-46页 |
| 4.2 电导法提取InAlN/AlN/GaN异质结构材料界面陷阱态信息 | 第46-53页 |
| 4.2.1 电导法 | 第46-49页 |
| 4.2.2 电导法提取InAlN/AlN/GaN异质结构材料界面陷阱态信息 | 第49-53页 |
| 4.3 本章小结 | 第53-54页 |
| 第五章 InAlN/AlN/GaN异质结场效应晶体管退化研究 | 第54-62页 |
| 5.1 热电子与热声子 | 第54-55页 |
| 5.2 InAlN/AlN/GaN HFETs的退化研究 | 第55-61页 |
| 5.2.1 InAlN/AlN/GaN HFETs在I-V输出特性测试下的退化 | 第56-59页 |
| 5.2.2 InAlN/AlN/GaN HFETs在电应力作用下的退化 | 第59-61页 |
| 5.3 本章小结 | 第61-62页 |
| 第六章 结论 | 第62-64页 |
| 参考文献 | 第64-69页 |
| 攻读硕士学位期间发表的学术论文目录 | 第69-70页 |
| 致谢 | 第70-71页 |
| Paper 1 | 第71-83页 |
| 附表 | 第83页 |
