| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第9-10页 |
| 缩略语对照表 | 第10-13页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 信道编码的发展 | 第13-14页 |
| 1.2 Turbo码的发展及其应用 | 第14-16页 |
| 1.3 本文的研究内容与安排 | 第16-17页 |
| 第二章 双二进制Turbo码的编译码原理 | 第17-31页 |
| 2.1 双二进制Turbo码编码原理 | 第17-20页 |
| 2.1.1 Turbo码编码原理与框图 | 第17-18页 |
| 2.1.2 分量编码器 | 第18-19页 |
| 2.1.3 交织器 | 第19-20页 |
| 2.1.4 删余器 | 第20页 |
| 2.2 双二进制Turbo码译码原理及算法 | 第20-31页 |
| 2.2.1 双二进制Turbo码译码原理 | 第20-22页 |
| 2.2.2 以符号为单位的译码算法 | 第22-26页 |
| 2.2.3 以比特为单位的译码算法 | 第26-27页 |
| 2.2.4 双二进制Turbo码译码算法改进 | 第27-31页 |
| 第三章 双二进制Turbo码性能分析 | 第31-41页 |
| 3.1 双二进制Turbo码软件仿真模型 | 第31页 |
| 3.2 编码参数对双二进制Turbo码性能影响 | 第31-34页 |
| 3.2.1 交织对译码性能的影响 | 第31-33页 |
| 3.2.2 码率对译码性能的影响 | 第33-34页 |
| 3.3 译码参数对双二进制Turbo码性能影响 | 第34-36页 |
| 3.3.1 译码算法对译码性能的影响 | 第34-35页 |
| 3.3.2 迭代次数对译码性能的影响 | 第35-36页 |
| 3.4 硬件实现参数对双二进制Turbo码性能影响 | 第36-41页 |
| 3.4.1 量化对译码性能的影响 | 第36-38页 |
| 3.4.2 滑动窗口大小对译码性能的影响 | 第38-41页 |
| 第四章 双二进制Turbo码编译码器的FPGA实现 | 第41-65页 |
| 4.1 FPGA开发设计与运行环境简介 | 第41-42页 |
| 4.2 双二进制Turbo码编码系统的实现 | 第42-44页 |
| 4.2.1 Encoder1的实现 | 第42-43页 |
| 4.2.2 Encoder2的实现 | 第43-44页 |
| 4.2.3 RSC模块 | 第44页 |
| 4.3 双二进制Turbo码译码系统的整体设计 | 第44-49页 |
| 4.3.1 译码器顶层模块的实现 | 第44-46页 |
| 4.3.2 滑动窗口算法设计和实现 | 第46-48页 |
| 4.3.3 控制部分的实现 | 第48-49页 |
| 4.4 双二进制Turbo码译码器子模块实现 | 第49-61页 |
| 4.4.1 控制模块 | 第49-52页 |
| 4.4.2 状态转移度量计算模块 | 第52-56页 |
| 4.4.3 后向度量计算模块 | 第56-59页 |
| 4.4.4 前向度量和对数似然比计算模块 | 第59-61页 |
| 4.5 双二进制Turbo码的硬件结果性能分析 | 第61-65页 |
| 4.5.1 编码系统性能分析 | 第61页 |
| 4.5.2 译码系统性能分析 | 第61-65页 |
| 第五章 总结与展望 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 致谢 | 第71-73页 |
| 作者简介 | 第73-74页 |