| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 引言 | 第15-16页 |
| 1.2 课题背景 | 第16-18页 |
| 1.3 国内外研究现状 | 第18-19页 |
| 1.4 本文研究内容与创新 | 第19-21页 |
| 第二章 JPEG2000位平面解码算法概述 | 第21-29页 |
| 2.1 图像压缩标准简介 | 第21-22页 |
| 2.2 JPEG2000解码算法框架 | 第22-25页 |
| 2.2.1 Tier-2 解码 | 第23-24页 |
| 2.2.2 Tier-1 解码 | 第24页 |
| 2.2.3 iDWT小波反变换 | 第24-25页 |
| 2.3 BPD位平面解码算法研究 | 第25-27页 |
| 2.4 本章小结 | 第27-29页 |
| 第三章 JPEG2000位平面解码器设计与实现 | 第29-65页 |
| 3.1 系统总体结构 | 第29-30页 |
| 3.2 高级综合工具 | 第30-38页 |
| 3.2.1 HLS与传统HDL开发对比 | 第31-33页 |
| 3.2.2 HLS用户约束 | 第33-38页 |
| 3.3 BPD位平面解码器设计 | 第38-55页 |
| 3.3.1 位平面解码器设计方案 | 第38-40页 |
| 3.3.2 位平面解码器顶层结构 | 第40-41页 |
| 3.3.3 寄存器窗口结构设计 | 第41-43页 |
| 3.3.4 上下文生成及更新结构设计 | 第43-45页 |
| 3.3.5 通道调度控制设计 | 第45-47页 |
| 3.3.6 四种编码原语结构设计 | 第47-51页 |
| 3.3.7 SPP重要性通道结构设计 | 第51-53页 |
| 3.3.8 MRP幅值细化通道结构设计 | 第53-54页 |
| 3.3.9 CLP清理通道结构设计 | 第54-55页 |
| 3.4 BPD位平面解码器的HLS实现 | 第55-58页 |
| 3.4.1 array_partition数组分解 | 第55-56页 |
| 3.4.2 loop循环优化 | 第56-58页 |
| 3.5 系统存储调度方案设计 | 第58-63页 |
| 3.5.1 DDR简介 | 第58-59页 |
| 3.5.2 DDR_control控制器顶层结构 | 第59-60页 |
| 3.5.3 DDR_control与MIG接口部分的设计 | 第60-61页 |
| 3.5.4 存储调度方案设计 | 第61-63页 |
| 3.6 本章小结 | 第63-65页 |
| 第四章 实验结果及性能分析 | 第65-69页 |
| 4.1 处理速度对比 | 第65-66页 |
| 4.2 资源对比 | 第66-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 5.1 研究总结 | 第69页 |
| 5.2 下一步展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-77页 |
| 作者简介 | 第77-78页 |