基于FPGA的DDS设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第13-18页 |
| 1.1 频率合成技术发展概述及现状 | 第13-16页 |
| 1.1.1 直接频率合成(DS) | 第13-15页 |
| 1.1.2 锁相频率合成(PLL) | 第15页 |
| 1.1.3 直接数字频率合成（DDS） | 第15-16页 |
| 1.2 DDS技术研究的目的及意义 | 第16-17页 |
| 1.3 本文研究的主要内容与结构 | 第17-18页 |
| 第2章 DDS的工作原理 | 第18-26页 |
| 2.1 频率合成器的主要技术指标 | 第18页 |
| 2.2 DDS的基本工作原理 | 第18-22页 |
| 2.3 DDS的基本构成 | 第22-24页 |
| 2.3.1 频率控制字 | 第22页 |
| 2.3.2 相位累加器 | 第22-23页 |
| 2.3.3 正弦幅度查找表 | 第23-24页 |
| 2.3.4 D/A转换器 | 第24页 |
| 2.3.5 低通滤波器 | 第24页 |
| 2.4 DDS技术的性能特点 | 第24-25页 |
| 2.4.1 DDS技术的优点 | 第24-25页 |
| 2.4.2 DDS技术的缺点 | 第25页 |
| 2.5 本章小结 | 第25-26页 |
| 第3章 DDS的杂散分析和仿真 | 第26-49页 |
| 3.1 DDS的杂散来源 | 第26页 |
| 3.2 理想DDS的输出频谱 | 第26-28页 |
| 3.3 实际DDS的输出频谱 | 第28-48页 |
| 3.3.1 相位截断条件下的杂散分析 | 第29-44页 |
| 3.3.2 幅度量化带来的杂散分析 | 第44-47页 |
| 3.3.3 DAC非理想状态下的杂散分析 | 第47-48页 |
| 3.4 本章小结 | 第48-49页 |
| 第4章 DDS杂散抑制方法分析和仿真 | 第49-61页 |
| 4.1 抖动注入法 | 第49-54页 |
| 4.1.1 相位抖动法 | 第50-53页 |
| 4.1.2 幅度抖动法 | 第53-54页 |
| 4.2 延时叠加法 | 第54-57页 |
| 4.3 ROM表优化设计 | 第57-60页 |
| 4.3.1 正弦波 1/4 对称性压缩 | 第57-58页 |
| 4.3.2 Sunderland结构 | 第58-60页 |
| 4.4 选择合适的数模转换器 | 第60页 |
| 4.5 本章小结 | 第60-61页 |
| 第5章 基于FPGA的DDS设计与实现 | 第61-80页 |
| 5.1 基于FPGA的DDS IP核的实现 | 第61-67页 |
| 5.2 基于FPGA的DDS的设计方案 | 第67-79页 |
| 5.2.1 时钟部分的设计 | 第67-68页 |
| 5.2.2 相位累加器的设计 | 第68-74页 |
| 5.2.3 相位随机抖动技术模块的设计 | 第74-75页 |
| 5.2.4 正弦幅度查找表的设计 | 第75-77页 |
| 5.2.5 设计综合仿真 | 第77-79页 |
| 5.3 本章小结 | 第79-80页 |
| 第6章 总结与展望 | 第80-82页 |
| 6.1 本文总结 | 第80-81页 |
| 6.2 展望 | 第81-82页 |
| 参考文献 | 第82-85页 |
| 致谢 | 第85页 |
