| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 选题的背景和意义 | 第9页 |
| 1.2 国内外研究现状及发展趋势 | 第9-11页 |
| 1.2.1 雷达信号处理技术的研究现状及发展趋势 | 第9-10页 |
| 1.2.2 高速串行接口的研究现状及发展趋势 | 第10-11页 |
| 1.3 论文的主要工作及章节安排 | 第11-13页 |
| 第2章 雷达信号处理机工作原理 | 第13-23页 |
| 2.1 概述 | 第13页 |
| 2.2 雷达信号处理基本流程 | 第13-14页 |
| 2.3 雷达信号处理工作原理 | 第14-22页 |
| 2.3.1 数字下变频 | 第14-16页 |
| 2.3.2 脉冲压缩 | 第16-17页 |
| 2.3.3 动目标检测MTD | 第17-18页 |
| 2.3.4 恒虚警检测 | 第18-20页 |
| 2.3.5 和差单脉冲测角 | 第20-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第3章 雷达信号处理机中的RAPIDIO接口设计 | 第23-45页 |
| 3.1 概述 | 第23-24页 |
| 3.2 RapidIO协议介绍 | 第24-32页 |
| 3.2.1 RapidIO协议层次结构 | 第24-26页 |
| 3.2.2 RapidIO传输机制和包格式 | 第26-28页 |
| 3.2.3 RapidIO操作和事务类型 | 第28-32页 |
| 3.3 基于信号处理机平台的RapidIO软件设计 | 第32-44页 |
| 3.3.1 RapidIO IP核简介 | 第32-37页 |
| 3.3.2 RapidIO用户接口程序设计 | 第37-42页 |
| 3.3.3 RapidIO接口功能验证 | 第42-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第4章 某雷达信号处理机的设计与实现 | 第45-62页 |
| 4.1 概述 | 第45页 |
| 4.2 硬件系统的结构及功能 | 第45-50页 |
| 4.2.1 硬件系统功能描述及其架构 | 第45-47页 |
| 4.2.2 FPGA和DSP芯片介绍 | 第47-50页 |
| 4.3 软件系统的设计与实现 | 第50-61页 |
| 4.3.1 信号处理机的命令流与数据流 | 第50-52页 |
| 4.3.2 定时模块程序设计 | 第52-53页 |
| 4.3.3 数字下变频的FPGA实现 | 第53-55页 |
| 4.3.4 片间通信程序设计 | 第55-57页 |
| 4.3.5 板间通信程序设计 | 第57-61页 |
| 4.4 本章小结 | 第61-62页 |
| 结论 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 致谢 | 第65页 |