基于FPGA的SATA3.0硬盘阵列控制器设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-13页 |
| 1.1 课题研究目的意义 | 第10页 |
| 1.2 SATA3.0 硬盘阵列研究概述 | 第10-11页 |
| 1.2.1 SATA协议研究现状 | 第10-11页 |
| 1.2.2 硬盘阵列技术概述 | 第11页 |
| 1.3 本文所做主要工作以及结构安排 | 第11-13页 |
| 第2章 SATA3.0 协议分析 | 第13-26页 |
| 2.1 SATA3.0 协议总体结构 | 第13-14页 |
| 2.2 物理层分析 | 第14-16页 |
| 2.2.1 OOB信号 | 第15页 |
| 2.2.2 物理层上电过程 | 第15-16页 |
| 2.3 链路层分析 | 第16-22页 |
| 2.3.1 Primitive原语 | 第17-19页 |
| 2.3.2 循环冗余(CRC)校验 | 第19-20页 |
| 2.3.3 扰码操作 | 第20页 |
| 2.3.4 数据结构 | 第20-21页 |
| 2.3.5 8B/10B编解码 | 第21-22页 |
| 2.4 传输层分析 | 第22-25页 |
| 2.5 应用层分析 | 第25页 |
| 2.6 本章总结 | 第25-26页 |
| 第3章 SATA3.0 硬盘控制器设计与实现 | 第26-53页 |
| 3.1 物理层设计与实现 | 第26-33页 |
| 3.1.1 GTX高速收发核 | 第26-30页 |
| 3.1.2 OOB状态控制模块 | 第30-33页 |
| 3.2 链路层设计与实现 | 第33-41页 |
| 3.2.1 CRC校验模块 | 第33-34页 |
| 3.2.2 扰码模块 | 第34-36页 |
| 3.2.3 链路层接收模块设计与实现 | 第36-39页 |
| 3.2.4 链路层发送模块设计与实现 | 第39-41页 |
| 3.3 传输层设计与实现 | 第41-46页 |
| 3.3.1 传输层状态机设计 | 第42-43页 |
| 3.3.2 传输层组帧模块设计与实现 | 第43-44页 |
| 3.3.3 传输层解帧模块设计与实现 | 第44-46页 |
| 3.4 应用层设计与实现 | 第46-52页 |
| 3.4.1 应用层控制逻辑设计与实现 | 第46-50页 |
| 3.4.2 DMA控制器的设计与实现 | 第50-52页 |
| 3.5 本章小结 | 第52-53页 |
| 第4章 RAID0硬盘阵列设计与实现 | 第53-60页 |
| 4.1 RAID硬盘阵列技术分析 | 第53-56页 |
| 4.2 整体方案设计 | 第56-57页 |
| 4.3 数据分配单元的设计与实现 | 第57-58页 |
| 4.4 数据分配单元的仿真测试 | 第58页 |
| 4.5 本章小结 | 第58-60页 |
| 第5章 总结与展望 | 第60-62页 |
| 5.1 工作总结 | 第60-61页 |
| 5.2 工作展望 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 致谢 | 第65页 |
