基于Openrisc的可重塑芯片设计
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 前言 | 第10-14页 |
| 1.1 选题背景及研究意义 | 第10页 |
| 1.2 ASIC | 第10-11页 |
| 1.3 FPGA | 第11-12页 |
| 1.4 小结 | 第12页 |
| 1.5 文章节安排 | 第12-14页 |
| 第2章 几种常用开源 CPU | 第14-18页 |
| 2.1 CPU 概述 | 第14-15页 |
| 2.2 常用开源微处理器 | 第15-18页 |
| 2.2.1 OPENSPARC | 第15-16页 |
| 2.2.2 LEON | 第16-17页 |
| 2.2.3 OPENRISC | 第17-18页 |
| 第3章 OR1200 架构 | 第18-35页 |
| 3.1 OR1200 架构 | 第18-24页 |
| 3.1.1 CPU 核心 | 第18-20页 |
| 3.1.2 数据和指令高速缓存 | 第20页 |
| 3.1.3 数据与指令 MMU | 第20-21页 |
| 3.1.4 可编程的中断控制器 | 第21页 |
| 3.1.5 Tick 定时器和计时器模块 | 第21-22页 |
| 3.1.6 电源管理模块 | 第22-23页 |
| 3.1.7 调试单元 | 第23页 |
| 3.1.8 时钟和复位 | 第23-24页 |
| 3.1.9 Wishbone 接口 | 第24页 |
| 3.2 Wishbone 片上总线 | 第24-30页 |
| 3.2.1 Wishbone 简介 | 第24-25页 |
| 3.2.2 Wishbone 的接口信号定义 | 第25-27页 |
| 3.2.3 Wishbone 的互联类型 | 第27-28页 |
| 3.2.4 Wishbone 的总线操作 | 第28-30页 |
| 3.2.5 Wishbone 小结 | 第30页 |
| 3.3 OR1200 的 IO 接口 | 第30-33页 |
| 3.4 OR1200 的存储系统 | 第33-35页 |
| 第4章 FFT IP 核设计与验证 | 第35-56页 |
| 4.1 软件环境 | 第35-37页 |
| 4.1.1 代码调试工具 GDB | 第35-36页 |
| 4.1.2 编译工具 GCC | 第36页 |
| 4.1.3 程序分析工具 Pin | 第36-37页 |
| 4.2 硬件环境 | 第37-41页 |
| 4.3 FFT IP 核设计与验证 | 第41-54页 |
| 4.3.1 FFT IP 核设计 | 第42-49页 |
| 4.3.2 仿真 | 第49-53页 |
| 4.3.3 加速比 | 第53-54页 |
| 4.4 小结 | 第54-56页 |
| 结论 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 攻读学位期间取得学术成果 | 第60-61页 |
| 个人简介 | 第61页 |
