超短波接收机射频前端电路的研究与设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题的背景与意义 | 第9页 |
| 1.2 现代接收机的发展现状 | 第9-12页 |
| 1.3 论文的工作内容及规划 | 第12-15页 |
| 第2章 接收机系统的技术指标分析 | 第15-25页 |
| 2.1 噪声系数和灵敏度 | 第15-19页 |
| 2.1.1 噪声系数 | 第15-18页 |
| 2.1.2 灵敏度 | 第18-19页 |
| 2.2 线性度及无杂散动态范围 | 第19-22页 |
| 2.2.1 1dB压缩点 | 第19页 |
| 2.2.2 三阶互调点IP3 | 第19-21页 |
| 2.2.3 无杂散动态范围 | 第21-22页 |
| 2.3 接收机的镜像抑制 | 第22-23页 |
| 2.4 本章小结 | 第23-25页 |
| 第3章 锁相环频率合成器的设计 | 第25-41页 |
| 3.1 PLL技术的工作原理 | 第25-26页 |
| 3.2 PLL频率合成器硬件电路的实现 | 第26-35页 |
| 3.2.1 MC145162芯片的介绍 | 第27-28页 |
| 3.2.2 环路滤波器的设计 | 第28-31页 |
| 3.2.3 压控振荡器的设计 | 第31-35页 |
| 3.3 PLL频率合成器控制部分的实现 | 第35-40页 |
| 3.3.1 基于STM32的控制单元 | 第35-37页 |
| 3.3.2 控制部分的程序设置 | 第37-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第4章 接收机前端电路的研制 | 第41-63页 |
| 4.1 接收机系统方案的选择及论证 | 第41-43页 |
| 4.1.1 接收机的设计指标 | 第41页 |
| 4.1.2 接收机的系统方案 | 第41-42页 |
| 4.1.3 系统方案的可行性论证 | 第42-43页 |
| 4.2 接收机前端电路的设计 | 第43-59页 |
| 4.2.1 前端滤波器电路 | 第43-46页 |
| 4.2.2 自动增益控制放大电路 | 第46-51页 |
| 4.2.3 混频电路 | 第51-54页 |
| 4.2.4 中频放大电路 | 第54-56页 |
| 4.2.5 二次变频及解调电路 | 第56-59页 |
| 4.3 接收机的PCB设计 | 第59-61页 |
| 4.4 本章总结 | 第61-63页 |
| 第5章 接收机的性能测试 | 第63-75页 |
| 5.1 测试设备的介绍 | 第63页 |
| 5.2 PLL频率合成器的测试 | 第63-67页 |
| 5.2.1 电路调试中的问题 | 第64页 |
| 5.2.2 PLL频率合成器的测试结果 | 第64-67页 |
| 5.3 接收机前端电路的测试 | 第67-73页 |
| 5.3.1 电路调试中的问题 | 第68-69页 |
| 5.3.2 前端电路的测试结果 | 第69-73页 |
| 5.4 本章小结 | 第73-75页 |
| 第6章 总结 | 第75-77页 |
| 6.1 总结 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 附录 | 第79-81页 |
| 致谢 | 第81-83页 |
| 作者简介 | 第83页 |
