基于时间交错采样的低功耗示波器设计
| 摘要 | 第6-7页 |
| Abstract | 第7-8页 |
| 第1章 绪论 | 第11-16页 |
| 1.1 课题研究背景及意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 研究内容与组织结构 | 第14-16页 |
| 第2章 时间交错采样原理及误差分析 | 第16-23页 |
| 2.1 时间交错采样原理 | 第16-18页 |
| 2.2 时间交错采样系统误差分析 | 第18-23页 |
| 2.2.1 TIADC误差来源 | 第19页 |
| 2.2.2 TIADC实际输出频谱 | 第19-23页 |
| 第3章 失配误差校正 | 第23-34页 |
| 3.1 失配误差估计 | 第23-27页 |
| 3.1.1 TIADC系统模型 | 第23-24页 |
| 3.1.2 理想采样数据的获取 | 第24-25页 |
| 3.1.3 失调失配及增益失配误差估计 | 第25-26页 |
| 3.1.4 采样时间失配误差估计 | 第26-27页 |
| 3.2 失配误差补偿 | 第27-29页 |
| 3.2.1 拉格朗日插值法 | 第27-28页 |
| 3.2.2 失调失配和增益失配误差补偿 | 第28页 |
| 3.2.3 采样时间失配误差补偿 | 第28-29页 |
| 3.3 仿真及结果 | 第29-33页 |
| 3.3.1 失配误差估计仿真 | 第30-31页 |
| 3.3.2 失配误差补偿仿真 | 第31-33页 |
| 3.4 本章小结 | 第33-34页 |
| 第4章 示波器软硬件设计 | 第34-55页 |
| 4.1 示波器系统方案设计 | 第34-35页 |
| 4.2 硬件设计 | 第35-44页 |
| 4.2.1 模拟前端电路设计 | 第35-38页 |
| 4.2.2 模数转换电路设计 | 第38-39页 |
| 4.2.3 FPGA主控系统硬件电路设计 | 第39-40页 |
| 4.2.4 电源电路设计 | 第40页 |
| 4.2.5 逻辑设计 | 第40-41页 |
| 4.2.6 FIFO及控制模块 | 第41-42页 |
| 4.2.7 时钟控制模块设计 | 第42-44页 |
| 4.2.8 其他辅助功能模块 | 第44页 |
| 4.3 软件设计 | 第44-54页 |
| 4.3.1 软件开发流程 | 第44-45页 |
| 4.3.2 主程序设计 | 第45-46页 |
| 4.3.3 液晶驱动程序 | 第46-47页 |
| 4.3.4 用户界面设计 | 第47-48页 |
| 4.3.5 交互控制程序 | 第48页 |
| 4.3.6 波形刷新程序 | 第48-49页 |
| 4.3.7 波形水平移动调节 | 第49-50页 |
| 4.3.8 峰峰值计算程序 | 第50页 |
| 4.3.9 档位自动选择(AUTOSET)设计 | 第50-51页 |
| 4.3.10 插值程序设计 | 第51-52页 |
| 4.3.11 触发程序设计 | 第52-53页 |
| 4.3.12 交错采样相关程序设计 | 第53-54页 |
| 4.4 本章小结 | 第54-55页 |
| 结论 | 第55-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-61页 |
| 附录 | 第61-62页 |
| 攻读硕士学位期间发表的论文 | 第62页 |
