| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 插图索引 | 第11-14页 |
| 附表索引 | 第14-15页 |
| 第1章 绪论 | 第15-19页 |
| ·RapidIO互连技术简介 | 第15页 |
| ·RapidlO连技术国内外发展现状 | 第15-16页 |
| ·RapidIO与传统互连技术的比较 | 第16-17页 |
| ·课题研究背景 | 第17-18页 |
| ·研究内容与论文结构 | 第18页 |
| ·本章小结 | 第18-19页 |
| 第2章 RapidIO 2.1互连技术规范概述 | 第19-25页 |
| ·RapidIO 2.1协议概述 | 第19-22页 |
| ·事务传送 | 第19-20页 |
| ·包格式 | 第20页 |
| ·事务格式与类型 | 第20页 |
| ·控制符号 | 第20-22页 |
| ·RapidIO 2.1协议体系结构 | 第22-24页 |
| ·逻辑层 | 第23页 |
| ·传输层 | 第23-24页 |
| ·物理层 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第3章 RapidIO 2.1串行物理层的系统设计 | 第25-61页 |
| ·串行物理层系统结构 | 第25-26页 |
| ·物理编码子层 | 第26-38页 |
| ·通道同步状态机 | 第26-28页 |
| ·lx端口初始化状态机 | 第28-29页 |
| ·空闲序列产生器 | 第29-31页 |
| ·8b/10b编解码器 | 第31-33页 |
| ·符号锁定 | 第33页 |
| ·重定时器 | 第33-36页 |
| ·内建自测试 | 第36-38页 |
| ·串行协议子层 | 第38-49页 |
| ·发送状态机 | 第39-40页 |
| ·接收状态机 | 第40-41页 |
| ·链路错误处理 | 第41-43页 |
| ·重传处理 | 第43-45页 |
| ·控制符号产生解析器 | 第45页 |
| ·CRC-5产生与校验 | 第45页 |
| ·CRC-16产生与校验 | 第45-49页 |
| ·流量控制子层 | 第49-56页 |
| ·发送Buffer | 第49-53页 |
| ·接收Buffer | 第53-56页 |
| ·物理附属媒介子层 | 第56-60页 |
| ·5 GHz PLL自动频率校正算法电路 | 第57-60页 |
| ·本章小结 | 第60-61页 |
| 第4章 RapidIO 2.1串行物理层的系统仿真与验证 | 第61-76页 |
| ·仿真验证平台搭建 | 第61-63页 |
| ·模块级 | 第61页 |
| ·环路级 | 第61-62页 |
| ·系统级 | 第62-63页 |
| ·模块级的验证 | 第63-70页 |
| ·8b/10b编解码 | 第63-64页 |
| ·符号锁定 | 第64-65页 |
| ·重定时器 | 第65-66页 |
| ·空闲序列产生器 | 第66-67页 |
| ·通道同步状态机 | 第67页 |
| ·初始化状态机 | 第67-68页 |
| ·CRC-5产生和校验 | 第68页 |
| ·CRC-16产生和校验 | 第68页 |
| ·PLL校正电路 | 第68-70页 |
| ·环路级的验证 | 第70-74页 |
| ·PMA环路验证 | 第70-71页 |
| ·PCS环路验证 | 第71-72页 |
| ·BUFFER环路验证 | 第72-73页 |
| ·BUFFER+SPS环路验证 | 第73-74页 |
| ·系统级的验证 | 第74-75页 |
| ·正常通信 | 第74页 |
| ·重传恢复 | 第74-75页 |
| ·本章小结 | 第75-76页 |
| 第5章 串行物理层IP核的物理设计和测试 | 第76-89页 |
| ·综合 | 第76-82页 |
| ·时序路径 | 第76-77页 |
| ·时序约束 | 第77-82页 |
| ·后端设计 | 第82-87页 |
| ·数据准备 | 第82-83页 |
| ·布局规划 | 第83-85页 |
| ·布局 | 第85-86页 |
| ·布线 | 第86页 |
| ·DRC和LVS规则检查 | 第86-87页 |
| ·生成GDSII文件 | 第87页 |
| ·误码率测试 | 第87-88页 |
| ·本章小结 | 第88-89页 |
| 结论 | 第89-91页 |
| 参考文献 | 第91-95页 |
| 致谢 | 第95-96页 |
| 附录A | 第96页 |