| 摘要 | 第1-7页 |
| Abstract | 第7-12页 |
| 第1章 绪论 | 第12-20页 |
| ·课题研究背景及意义 | 第12-14页 |
| ·遥感图像压缩算法的研究现状 | 第14-17页 |
| ·常用的图像压缩算法 | 第14-15页 |
| ·JPEG2000简介 | 第15-16页 |
| ·JPEG2000编码流程 | 第16-17页 |
| ·本文创新 | 第17-18页 |
| ·本文的主要研究内容及结构安排 | 第18-20页 |
| 第2章 离散小波变换算法研究 | 第20-30页 |
| ·小波变换理论 | 第20-23页 |
| ·提升小波变换原理 | 第21-23页 |
| ·二维 5/3 提升小波变换结构的FPGA实现原理及系统结构 | 第23-28页 |
| ·二维离散小波变换实现方案 | 第23-24页 |
| ·5/3 提升小波变换的边界处理 | 第24-25页 |
| ·5/3 提升小波变换的FPGA实现结构 | 第25-28页 |
| ·仿真实验分析与结果 | 第28-29页 |
| ·小结 | 第29-30页 |
| 第3章 tier2编码的实现 | 第30-48页 |
| ·Tag Tree编码算法 | 第30-34页 |
| ·码流数据包结构 | 第30-32页 |
| ·Tag Tree编码 | 第32-34页 |
| ·tier2编码器的硬件实现 | 第34-42页 |
| ·CPU指令集系统 | 第35-41页 |
| ·硬件电路设计 | 第41-42页 |
| ·tier2编码的软件实现 | 第42-44页 |
| ·tier2编码器的功能仿真与结果分析 | 第44-46页 |
| ·小结 | 第46-48页 |
| 第4章 DDR3控制器的接口设计 | 第48-64页 |
| ·DDR3 SDRAM存储器 | 第48-55页 |
| ·DDR3 SDRAM存储器的技术分析 | 第48-50页 |
| ·DDR3存储器关键信号分析 | 第50-52页 |
| ·DDR3存储器中的模式寄存器 | 第52页 |
| ·DDR3状态机转换 | 第52-55页 |
| ·DDR3控制器 | 第55-60页 |
| ·DDR3控制器的整体框架 | 第55-57页 |
| ·DDR3控制器的设计流程 | 第57-58页 |
| ·DDR3控制器的时钟问题 | 第58-60页 |
| ·DDR3控制器功能仿真 | 第60-63页 |
| ·小结 | 第63-64页 |
| 第5章 系统结构和性能分析 | 第64-72页 |
| ·硬件平台 | 第64-65页 |
| ·系统的实验结果和性能分析 | 第65-70页 |
| ·系统的实现结果 | 第65-69页 |
| ·性能分析 | 第69-70页 |
| ·小结 | 第70-72页 |
| 第6章 总结与展望 | 第72-74页 |
| ·全文总结 | 第72-73页 |
| ·展望 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 在学期间学术成果情况 | 第78-79页 |
| 指导教师及作者简介 | 第79-80页 |
| 致谢 | 第80页 |