带隙基准IP核的研究与设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景和研究意义 | 第7-8页 |
| ·带隙基准 IP 核开发主要困难 | 第8-9页 |
| ·论文研究方式和论文内容安排 | 第9-11页 |
| 第二章 带隙基准相关技术 | 第11-25页 |
| ·带隙基准基本原理 | 第11-16页 |
| ·高阶温度补偿 | 第16-19页 |
| ·Vbe温度特性 | 第16-17页 |
| ·二阶补偿 | 第17-18页 |
| ·分段补偿 | 第18-19页 |
| ·电流增益β补偿 | 第19页 |
| ·电路微调技术 | 第19-21页 |
| ·低压带隙基准技术 | 第21-23页 |
| ·PSRR 特性提高技术 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 带隙基准电路误差研究 | 第25-35页 |
| ·器件参数误差研究 | 第25-27页 |
| ·电阻误差 | 第25-26页 |
| ·双极型晶体管误差 | 第26-27页 |
| ·MOS 晶体管误差 | 第27页 |
| ·典型带隙基准电路误差分析 | 第27-31页 |
| ·电阻器件引入误差 | 第28-29页 |
| ·双极晶体管引入误差 | 第29页 |
| ·MOS 晶体管引入误差 | 第29-30页 |
| ·运算放大器引入误差 | 第30-31页 |
| ·带隙基准电路误差减小方法 | 第31-33页 |
| ·减小器件绝对误差 | 第31-32页 |
| ·减小器件间失配 | 第32页 |
| ·版图约束下电路设计 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 第四章 40VBCD工艺带隙基准IP设计 | 第35-55页 |
| ·制造工艺 | 第35-38页 |
| ·电阻 | 第36页 |
| ·双极型晶体管 | 第36-37页 |
| ·MOS 晶体管 | 第37-38页 |
| ·带隙基准 IP 核实现方案 | 第38-44页 |
| ·温度补偿类型 | 第39-42页 |
| ·电路指标 | 第42-43页 |
| ·电路结构 | 第43-44页 |
| ·电路设计和版图设计 | 第44-49页 |
| ·电阻器件和双极晶体管器件的设计 | 第44-45页 |
| ·共源共栅设计 | 第45-47页 |
| ·运算放大器设计 | 第47-48页 |
| ·整体版图设计 | 第48-49页 |
| ·提取寄生参数后仿真结果 | 第49-51页 |
| ·流片测试结果分析 | 第51-53页 |
| ·温室下参考电压水平测试结果 | 第51-52页 |
| ·温度特性测试结果 | 第52-53页 |
| ·本章小结 | 第53-55页 |
| 第五章 700VBCD工艺带隙基准IP设计 | 第55-65页 |
| ·700VBCD 工艺带隙基准 IP-1 | 第55-58页 |
| ·电路设计与版图设计 | 第55-56页 |
| ·提取寄生参数后仿真结果 | 第56页 |
| ·流片测试结果分析 | 第56-58页 |
| ·700VBCD 工艺带隙基准 IP-2 | 第58-64页 |
| ·电路设计与版图实现 | 第58-61页 |
| ·提取寄生参数后仿真结果 | 第61-62页 |
| ·流片测试结果分析 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 总结 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-71页 |
