| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·网络处理器简介 | 第9-12页 |
| ·网络处理器的发展 | 第9-10页 |
| ·现有网络处理器研究及应用状况 | 第10-12页 |
| ·FPGA 原型验证 | 第12-13页 |
| ·课题来源研究与贡献 | 第13-14页 |
| ·论文章节安排 | 第14-15页 |
| 第二章 XDNP 网络处理器体系结构 | 第15-25页 |
| ·网络处理器的路由功能 | 第15-18页 |
| ·网络的体系结构 | 第16-17页 |
| ·路由转发原理 | 第17-18页 |
| ·XDNP 系统结构 | 第18-24页 |
| ·StrongARM 处理器 | 第18页 |
| ·包处理引擎 PE | 第18-20页 |
| ·SDRAM 控制器 | 第20-21页 |
| ·SRAM 控制器 | 第21-22页 |
| ·FBI 接口单元 | 第22-24页 |
| ·收发包流程简述 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第三章 XDNP-DEMOBOARD 验证平台设计 | 第25-55页 |
| ·FPGA 验证平台总体设计 | 第25-26页 |
| ·MPE-BUS 芯片验证方案说明 | 第26-33页 |
| ·结构化 eASIC 技术 | 第26-28页 |
| ·MPE-BUS 芯片说明 | 第28-29页 |
| ·包处理引擎系统 MPE-BUS 芯片接口 | 第29-30页 |
| ·基于 FPGA 实现的功能单元接口 | 第30-33页 |
| ·XDNP-DEMOBOARD 硬件设计方案 | 第33-37页 |
| ·XDNP-DEMOBOARD 板规格 | 第34-35页 |
| ·关键器件选型 | 第35-37页 |
| ·XDNP-DEMOBOARD 详细设计 | 第37-48页 |
| ·电源系统设计 | 第37-40页 |
| ·时钟电路设计 | 第40-42页 |
| ·复位电路设计 | 第42-43页 |
| ·FPGA 的配置电路设计 | 第43-45页 |
| ·MPE-BUS 芯片配置电路设计 | 第45-48页 |
| ·其他电路设计 | 第48页 |
| ·原理图、PCB 设计 | 第48-49页 |
| ·验证策略 | 第49-52页 |
| ·MPE-BUS 芯片初始化 | 第50页 |
| ·百兆口功能验证 | 第50-52页 |
| ·千兆口功能验证 | 第52页 |
| ·本章小结 | 第52-55页 |
| 第四章 XDNP 的 FPGA 原型验证 | 第55-77页 |
| ·验证工作概述 | 第55-56页 |
| ·MPE-BUS 芯片初始化验证 | 第56-58页 |
| ·L3fwd8_1f 和 L3fwd2f 参考程序分析 | 第58-65页 |
| ·L3fwd8_1f 和 L3fwd2f 功能概述 | 第58-60页 |
| ·L3fwd8_1f 和 L3fwd2f 执行机制 | 第60-65页 |
| ·百兆对百兆路由功能测试 | 第65-71页 |
| ·验证 IX 总线到 IXF440 的数据通路 | 第66页 |
| ·基于 L3fwd8_1f 参考程序的系统级验证 | 第66-71页 |
| ·千兆对千兆路由功能测试 | 第71-75页 |
| ·验证 IX 总线到 IXF1002 的数据通路 | 第71页 |
| ·基于 L3fwd2f 参考程序的系统级验证 | 第71-75页 |
| ·本章小结 | 第75-77页 |
| 第五章 结束语 | 第77-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-83页 |
| 研究成果 | 第83-84页 |
