| 第一章 引言 | 第1-14页 |
| 1．1 课题背景 | 第12-13页 |
| 1．2 课题任务简介及本人所作的工作 | 第13页 |
| 1．3 论文内容的安排 | 第13-14页 |
| 第二章 智能卡系统简介 | 第14-20页 |
| 2．1 智能卡基础知识 | 第14-15页 |
| 2．2 识别卡的国际标准 | 第15页 |
| 2．3 智能卡的安全问题 | 第15-17页 |
| 2．4 性能比较 | 第17-19页 |
| 2．5 CPU卡芯片技术特点 | 第19-20页 |
| 第三章 智能卡安全性设计 | 第20-34页 |
| 3．1 安全性问题的由来 | 第20页 |
| 3．2 物理安全 | 第20页 |
| 3．3 逻辑安全 | 第20-26页 |
| 3．3．1 用户鉴别 | 第20-22页 |
| 3．3．2 存储区域保护 | 第22-23页 |
| 3．3．3 卡的通信安全与保密 | 第23-26页 |
| 3．3．3．1 信息传输保护 | 第23-25页 |
| 3．3．3．2 信息授权与认证 | 第25-26页 |
| 3．4 密码技术 | 第26-34页 |
| 3．4．1 加密技术分类 | 第26-27页 |
| 3．4．2 DSA算法 | 第27-28页 |
| 3．4．3 DES算法 | 第28-33页 |
| 3．4．3．1 DES算法原理介绍 | 第28-31页 |
| 3．4．3．2 DES算法理论图解 | 第31-32页 |
| 3．4．3．3 DES算法的应用误区 | 第32-33页 |
| 3．4．4 RSA算法 | 第33-34页 |
| 3．4．4．1 RSA算法原理介绍 | 第33页 |
| 3．4．4．2 RSA的安全性 | 第33页 |
| 3．4．4．3 RSA的速度 | 第33-34页 |
| 第四章 增强型智能卡系统设计实践 | 第34-61页 |
| 4．1 设计需求 | 第34页 |
| 4．2 设计思路 | 第34页 |
| 4．3 设计实现 | 第34-56页 |
| 4．3．1 整体架构设计 | 第34-35页 |
| 4．3．2 CPU模块设计 | 第35-41页 |
| 4．3．2．1 CPU模块功能描述 | 第35-37页 |
| 4．3．2．2 CPU模块接口描述 | 第37-38页 |
| 4．3．2．3 CPU模块接口时序 | 第38-41页 |
| 4．3．3 存储器访问控制模块设计 | 第41-43页 |
| 4．3．3．1 存储器访问控制模块功能描述 | 第41-42页 |
| 4．3．3．2 存储器访问控制模块接口描述 | 第42-43页 |
| 4．3．4 ISO7816通讯接口控制模块设计 | 第43-46页 |
| 4．3．4．1 ISO7816通讯接口控制模块功能描述 | 第43-46页 |
| 4．3．4．2 ISO7816通讯接口控制模块接口描述 | 第46页 |
| 4．3．5 硬件安全检测模块设计 | 第46-49页 |
| 4．3．5．1 安全检测器功能描述及相关特殊功能寄存器说明 | 第46-47页 |
| 4．3．5．2 电源电压信号检测模块 | 第47-48页 |
| 4．3．5．3 时钟信号探测模块 | 第48-49页 |
| 4．3．6 COS下载与测试模块设计 | 第49-54页 |
| 4．3．6．1 COS下载与测试模块功能描述 | 第49-54页 |
| 4．3．6．2 COS下载与测试模块接口描述 | 第54页 |
| 4．3．7 随机数发生器模块设计 | 第54-55页 |
| 4．3．7．1 随机数发生器模块功能描述 | 第54-55页 |
| 4．3．7．2 随机数发生器模块接口说明 | 第55页 |
| 4．3．8 功耗控制模块设计 | 第55-56页 |
| 4．3．8．1 功耗控制模块功能描述 | 第55页 |
| 4．3．8．2 功耗控制模块接口描述 | 第55-56页 |
| 4．3．9 RSA协处理器设计 | 第56-61页 |
| 4．3．9．1 RSA协处理器功能描述 | 第56页 |
| 4．3．9．2 RSA协处理器接口描述 | 第56-61页 |
| 第五章 设计总结 | 第61-65页 |
| 5．1 综合结果 | 第61-63页 |
| 5．2 开发总结 | 第63-65页 |
| 参考文献 | 第65页 |
