| 第一章 绪论 | 第1-12页 |
| 1．1 系统总线技术的发展 | 第6页 |
| 1．2 PCI发展现状 | 第6-8页 |
| 1．3 相关技术国内外现状 | 第8-11页 |
| 1．3．1 大规模集成电路技术 | 第8-9页 |
| 1．3．2 硬件描述语言与EDA工具 | 第9-10页 |
| 1．3．3 驱动程序相关技术 | 第10-11页 |
| 1．4 本人所做的工作及论文安排 | 第11-12页 |
| 第二章 数据采集系统的整体设计 | 第12-22页 |
| 2．1 PCI系统结构 | 第12-16页 |
| 2．1．1 系统PCI接口信号 | 第13-14页 |
| 2．1．2 PCI系统输出接口数据传输 | 第14-16页 |
| 2．2 A／D转换器 | 第16-17页 |
| 2．3 数字电路的设计方法 | 第17-20页 |
| 2．3．1 数字电路设计步骤 | 第17-18页 |
| 2．3．2 FPGA的结构及原理 | 第18-19页 |
| 2．3．3 FPGA的开发流程 | 第19-20页 |
| 2．4 数据采集系统总统设计方案 | 第20-22页 |
| 第三章 PCI系统的硬件实现 | 第22-37页 |
| 3．1 PCI控制器的模块划分 | 第22-23页 |
| 3．2 PCI控制器各模块的实现 | 第23-31页 |
| 3．2．1 PCI状态机 | 第23-28页 |
| 3．3．2 配置空间 | 第28-29页 |
| 3．3．3 奇偶校验位的产生 | 第29-31页 |
| 3．3．4 命令解码及地址计数 | 第31页 |
| 3．3 数据采集卡用户接口设计 | 第31-37页 |
| 3．3．1 DMA控制器的设计 | 第32-33页 |
| 3．3．2 FIFO缓冲器的FPGA实现 | 第33-35页 |
| 3．3．3 A/D转换控制逻辑的实现 | 第35-37页 |
| 第四章 PCI交易时序及设计中的难点 | 第37-45页 |
| 4．1 PCI目标交易 | 第37-40页 |
| 4．1．1 配置空间读写交易 | 第37-39页 |
| 4．1．2 目标猝发性读写交易 | 第39-40页 |
| 4．2 PCI主交易 | 第40-41页 |
| 4．2．1 主猝发性读交易 | 第40-41页 |
| 4．2．2 主猝发性写交易 | 第41页 |
| 4．3 设计中的难点 | 第41-45页 |
| 4．3．1 PCI定时要求 | 第41-42页 |
| 4．3．2 建立时间 | 第42-43页 |
| 4．3．3 保持时间 | 第43页 |
| 4．3．4 时钟到输出时间 | 第43-45页 |
| 第五章 高速数据采集系统PCI驱动程序设计 | 第45-52页 |
| 5．1 系统PCI驱动程序（VxD） | 第45-46页 |
| 5．1．1 编写系统PCI驱动程序（VxD）的出发点 | 第45-46页 |
| 5．1．2 系统PCI驱动程序设计中的几个问题 | 第46页 |
| 5．2 系统PCI驱动程序总体结构设计 | 第46-48页 |
| 5．3 系统PCI配置空间程序设计 | 第48页 |
| 5．4 系统端口和内存映射程序设计 | 第48-50页 |
| 5．5 系统中断服务程序设计 | 第50-51页 |
| 5．6 应用程序的发计 | 第51-52页 |
| 第六章 结束语 | 第52-53页 |
| 致谢 | 第53-54页 |
| 参考文献 | 第54-57页 |
| 附图 | 第57-59页 |