| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-23页 |
| ·DSP 概述 | 第12-19页 |
| ·DSP 的发展历程 | 第12页 |
| ·DSP 的优势与特点 | 第12-15页 |
| ·DSP 中的乘累加单元 | 第15-17页 |
| ·DSP 中的位处理单元 | 第17-18页 |
| ·DSP 的应用和发展趋势 | 第18-19页 |
| ·课题来源 | 第19页 |
| ·本文完成的工作 | 第19-21页 |
| ·本文结构 | 第21-23页 |
| 第二章 FT-C55LP DSP 之运算单元的总体设计 | 第23-40页 |
| ·FT-C55LP DSP 之CPU 的总体结构 | 第23-28页 |
| ·指令集 | 第23-24页 |
| ·总线结构 | 第24-25页 |
| ·CPU 模块划分 | 第25-26页 |
| ·流水线 | 第26-28页 |
| ·高效的功率管理技术 | 第28页 |
| ·FT-C55LP 位处理单元的总体设计 | 第28-33页 |
| ·位处理单元相关指令分析 | 第28-30页 |
| ·位处理单元功能设计 | 第30-31页 |
| ·位处理单元总体结构设计 | 第31-33页 |
| ·FT-C55LP 双乘累加单元的总体设计 | 第33-36页 |
| ·双乘累加单元相关指令分析 | 第33-34页 |
| ·双乘累加单元功能设计 | 第34页 |
| ·双乘累加单元的总体结构设计 | 第34-36页 |
| ·本文中高性能低功耗设计技术的运用 | 第36-40页 |
| 第三章 FT-C55LP DSP 之位处理单元的设计与实现 | 第40-61页 |
| ·移位位处理单元 | 第40-46页 |
| ·几种常见的桶形移位器以及性能分析 | 第40-42页 |
| ·本文的设计——改进型全译码40 位桶形移位器 | 第42-44页 |
| ·并行溢出检测与饱和处理及舍入控制 | 第44-46页 |
| ·特殊位域处理单元 | 第46-61页 |
| ·基于移位器实现的特殊位域处理单元 | 第46-49页 |
| ·独立于移位器实现的专用特殊位域处理单元 | 第49-60页 |
| ·两种实现方式的优缺点比较 | 第60-61页 |
| 第四章 FT-C55LP DSP 之双乘累加单元的设计与实现 | 第61-79页 |
| ·乘累加单元实现中的重要技术 | 第61-68页 |
| ·乘累加单元实现中可能使用的加法器 | 第61-64页 |
| ·乘累加单元中乘法实现的关键技术 | 第64-68页 |
| ·本文的实现——支持饱和处理的双乘累加器 | 第68-79页 |
| ·基于布斯算法的部分积产生与并行乘法饱和 | 第68-73页 |
| ·基于华莱士树的部分积累加与舍入控制 | 第73-76页 |
| ·最终加法与加法饱和处理 | 第76-79页 |
| 第五章 测试与验证 | 第79-91页 |
| ·RTL 级测试与验证的相关概念 | 第79-81页 |
| ·位处理单元的测试与验证 | 第81-87页 |
| ·确定测试方案 | 第81-84页 |
| ·检查仿真结果和覆盖率统计 | 第84-87页 |
| ·双乘累加单元的测试与验证 | 第87-90页 |
| ·确定测试方案 | 第87-89页 |
| ·检查仿真结果和覆盖率统计 | 第89-90页 |
| ·逻辑综合 | 第90-91页 |
| 第六章 结束语 | 第91-93页 |
| 致谢 | 第93-94页 |
| 参考文献 | 第94-97页 |
| 作者在学期间取得的学术成果 | 第97-98页 |
| 附录A FT-C55LP 指令集中的术语、符号和缩写 | 第98-99页 |
| 附录B FT-C55LP 指令集中与位处理单元相关的所有指令 | 第99-103页 |
| 附录C FT-C55LP 指令集中与双乘累加单元相关的所有指令 | 第103-109页 |
