多线程微处理器取指和线程选择的研究与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-18页 |
| ·课题研究背景 | 第12-13页 |
| ·相关研究 | 第13-16页 |
| ·微处理器体系结构 | 第13-14页 |
| ·微处理器的研究现状 | 第14-16页 |
| ·课题研究内容及意义 | 第16-17页 |
| ·课题研究内容 | 第16页 |
| ·课题研究意义 | 第16-17页 |
| ·文章的组织 | 第17-18页 |
| 第二章 多线程微处理器设计关键技术研究 | 第18-26页 |
| ·取指部件设计关键技术 | 第18-20页 |
| ·线程选择部件设计关键技术 | 第20-21页 |
| ·cache 设计关键技术 | 第21-25页 |
| ·cache 的作用 | 第22-23页 |
| ·cache 的基本结构 | 第23页 |
| ·cache 的性能分析 | 第23-24页 |
| ·cache 的一致性 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 X 处理器的取指及线程选择部件总体结构 | 第26-32页 |
| ·X 处理器的取指与线程选择关键技术 | 第27-28页 |
| ·总体结构 | 第28-30页 |
| ·取指流水线 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第四章 X 处理器的取指及线程选择部件详细设计 | 第32-59页 |
| ·指令cache 的设计 | 第32-37页 |
| ·cache 数据阵列 | 第33-35页 |
| ·cache tag 阵列 | 第35-36页 |
| ·cache 有效位阵列 | 第36-37页 |
| ·指令buffer 的设计 | 第37-39页 |
| ·指令buffer 的作用 | 第37页 |
| ·指令buffer 的结构 | 第37-39页 |
| ·ITLB 的设计 | 第39-45页 |
| ·ITLB 总体结构 | 第39-41页 |
| ·CAM 阵列 | 第41-42页 |
| ·RAM 阵列 | 第42页 |
| ·Multihit 控制逻辑 | 第42-43页 |
| ·Rep_index 控制逻辑 | 第43-45页 |
| ·Ubit 控制逻辑 | 第45页 |
| ·CMB 的设计 | 第45-52页 |
| ·cache 失效处理的控制 | 第45-46页 |
| ·线程的失效处理 | 第46-49页 |
| ·miss buffer 数据格式 | 第49-51页 |
| ·命中原理 | 第51-52页 |
| ·地址逻辑设计 | 第52-55页 |
| ·状态控制 | 第53页 |
| ·地址产生 | 第53-55页 |
| ·线程选择逻辑设计 | 第55-58页 |
| ·总体结构 | 第55-56页 |
| ·LRU 控制逻辑 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 模拟验证与逻辑综合 | 第59-69页 |
| ·验证方法 | 第59-60页 |
| ·X 处理器的取指与线程选择部件功能验证 | 第60-67页 |
| ·模块级验证 | 第62-65页 |
| ·部件级验证 | 第65-66页 |
| ·系统级验证 | 第66-67页 |
| ·X 处理器的取指与线程选择部件逻辑综合结果 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 第六章 结束语 | 第69-71页 |
| ·工作总结 | 第69页 |
| ·工作展望 | 第69-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 作者在学期间取得的学术成果 | 第75页 |
