| 摘要 | 第1-6页 |
| ABSTRACT | 第6-14页 |
| 第1章 绪论 | 第14-17页 |
| ·课题来源 | 第14页 |
| ·课题背景和意义 | 第14-15页 |
| ·研究内容 | 第15页 |
| ·本文主要工作 | 第15-16页 |
| ·论文结构 | 第16-17页 |
| 第2章 基础原理与相关研究 | 第17-33页 |
| ·可重构硬件基本技术 | 第17-19页 |
| ·编程技术 | 第17-18页 |
| ·动态重构技术 | 第18-19页 |
| ·可重构片上系统体系结构 | 第19-27页 |
| ·重构单元粒度 | 第19-21页 |
| ·耦合方式 | 第21-22页 |
| ·重构时间 | 第22-23页 |
| ·国内外研究现状 | 第23-27页 |
| ·可重构硬件透明编程模型 | 第27-30页 |
| ·指令级与线(进)程级硬件透明编程模型 | 第27-29页 |
| ·过程级硬件透明编程模型 | 第29-30页 |
| ·可重构硬件操作系统 | 第30-32页 |
| ·小结 | 第32-33页 |
| 第3章 支持过程级硬件透明编程的RSOC 系统级设计 | 第33-56页 |
| ·概述 | 第33-35页 |
| ·过程级硬件透明编程模型 | 第35-37页 |
| ·硬件函数的封装 | 第35-36页 |
| ·过程级软硬件通信与同步 | 第36-37页 |
| ·系统软件体系结构 | 第37-43页 |
| ·可重构资源管理 | 第38-42页 |
| ·硬件函数状态 | 第38-39页 |
| ·可重构资源 | 第39-41页 |
| ·动态重构实现 | 第41页 |
| ·可重构资源管理器模块结构 | 第41-42页 |
| ·硬件函数驱动管理 | 第42-43页 |
| ·硬件函数驱动管理器结构 | 第43页 |
| ·系统硬件体系结构 | 第43-55页 |
| ·过程级动态部分可重构片上系统体系结构 | 第44-49页 |
| ·划分FPGA | 第44-46页 |
| ·总线宏 | 第46-48页 |
| ·硬件函数通信接口 | 第48-49页 |
| ·过程级动态部分可重构片上系统设计流程 | 第49-55页 |
| ·模块化部分动态重构设计技术 | 第49-55页 |
| ·小结 | 第55-56页 |
| 第4章 支持过程级硬件透明编程的RSOC 详细设计 | 第56-80页 |
| ·概述 | 第56页 |
| ·系统软件体系结构实现 | 第56-67页 |
| ·可重构资源管理器实现 | 第56-61页 |
| ·可重构资源管理 | 第57页 |
| ·ICAP 内核模块 | 第57-61页 |
| ·硬件函数驱动管理器实现 | 第61-67页 |
| ·硬件函数设备号 | 第61页 |
| ·系统调用 | 第61-63页 |
| ·硬件函数驱动链表 | 第63-64页 |
| ·硬件函数驱动加载 | 第64-65页 |
| ·硬件函数驱动结构 | 第65-67页 |
| ·系统硬件体系结构实现 | 第67-79页 |
| ·构建硬件初始结构 | 第67页 |
| ·部分动态重构实现 | 第67-79页 |
| ·模块设计与综合 | 第67-74页 |
| ·目录结构 | 第74-75页 |
| ·初始预算 | 第75-76页 |
| ·模块激活 | 第76-77页 |
| ·模块集成 | 第77-78页 |
| ·配置文件生成 | 第78-79页 |
| ·小结 | 第79-80页 |
| 第5章 可重构图形加速片上系统原型 | 第80-90页 |
| ·概述 | 第80页 |
| ·实验平台简介 | 第80-83页 |
| ·平台重要组件 | 第82-83页 |
| ·图形加速片上系统体系结构 | 第83-85页 |
| ·原型系统测评 | 第85-88页 |
| ·小结 | 第88-90页 |
| 结论与展望 | 第90-91页 |
| 参考文献 | 第91-96页 |
| 致谢 | 第96-97页 |
| 附录A 攻读学位期间所发表的学术论文与参加的项目 | 第97页 |