基于VHDL的数字频率合成器的设计与实现

内容提要	第1-7页
第一章 绪论	第7-14页
·VHDL 的起源及发展	第7-10页
·MAX+PLUS II 特点及应用	第10-12页
·本文工作及组织结构	第12-14页
第二章 直接数字频率合成器的设计	第14-20页
·DDS 工作原理及特点	第14-16页
·DDS 的工作原理	第14-15页
·DDS 的性能优点	第15-16页
·DDS 的FPGA 设计实现	第16-17页
·DDS 的程序实现	第17-20页
第三章 直接数字频率合成器的软件仿真	第20-24页
·各子模块的仿真结果	第20-22页
·相位累加器SUM99 的仿真	第20-21页
·正弦查找表ROM 的仿真	第21-22页
·整个系统的仿真结果分析	第22-23页
·整个DDS 系统的仿真波形	第22页
·整个DDS 系统的延时特性分析	第22-23页
·用MATLAB 实现系统的仿真	第23-24页
第四章 直接数字频率合成器的硬件仿真	第24-31页
·ALTERA 公司通用逻辑器件简介	第24-26页
·ALTERA 产品概述	第24-25页
·ALTERA 的PLD 产品	第25页
·FLEX10K 简介	第25-26页
·其它硬件产品简介	第26-27页
·系统的硬件验证	第27-31页
·总体实践方案	第27-28页
·FLEX10K 的配置方式	第28-30页
·硬件测试实验结果	第30-31页
第五章 结束语	第31-32页
致谢	第32-33页
参考文献	第33-36页
附录	第36-42页
摘要	第42-44页
Abstract	第44-45页