基于Xilinx FPGA的SAE AS5643仿真设备设计与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-9页 |
| 1.1 AS5643 产生背景 | 第7页 |
| 1.2 国内外研究现状 | 第7-9页 |
| 1.2.1 国外研究状况 | 第7-8页 |
| 1.2.2 国内研究状况 | 第8-9页 |
| 第二章 AS5643 简介和内容 | 第9-17页 |
| 2.1 AS5643 概述 | 第9页 |
| 2.2 AS5643 协议内容 | 第9-16页 |
| 2.2.1 使用异步流包 | 第9页 |
| 2.2.2 固定帧速率 | 第9-10页 |
| 2.2.3 通道号的静态分配 | 第10页 |
| 2.2.4 带宽预分配 | 第10-11页 |
| 2.2.5 纵向奇偶校验 | 第11页 |
| 2.2.6 循环冗余校验 | 第11页 |
| 2.2.7 匿名签署消息 | 第11页 |
| 2.2.8 数据格式 | 第11-13页 |
| 2.2.9 位序 | 第13页 |
| 2.2.10 数据编码 | 第13页 |
| 2.2.11 包大小 | 第13页 |
| 2.2.12 包格式 | 第13-16页 |
| 2.3 本章小结 | 第16-17页 |
| 第三章 CC 仿真卡结构概要设计 | 第17-33页 |
| 3.1 CC 仿真卡概述 | 第17-19页 |
| 3.2 主要功能描述 | 第19页 |
| 3.3 逻辑结构概述 | 第19-20页 |
| 3.4 端口信号描述 | 第20-26页 |
| 3.5 地址空间分配 | 第26-27页 |
| 3.6 硬件接口与时序 | 第27-31页 |
| 3.6.1 主机接口时序 | 第27-30页 |
| 3.6.2 链路层芯片接口时序 | 第30-31页 |
| 3.7 本章小结 | 第31-33页 |
| 第四章 CC 仿真卡各模块设计与实现 | 第33-59页 |
| 4.1 主机接口 | 第34-46页 |
| 4.1.1 PCI 主机接口与 DMA 模块 | 第34-37页 |
| 4.1.2 PCIe 主机接口与 DMA 模块 | 第37-46页 |
| 4.2 数据缓冲区 DPRAM | 第46页 |
| 4.3 全局控制模块 | 第46-47页 |
| 4.4 AS5643 协议处理模块 | 第47-57页 |
| 4.4.1 寄存器调度模块 | 第48-53页 |
| 4.4.2 链路层芯片接口模块 | 第53-57页 |
| 4.4.3 数据搬运模块 | 第57页 |
| 4.5 本章小结 | 第57-59页 |
| 第五章 CC 仿真卡功能验证 | 第59-73页 |
| 5.1 虚拟平台仿真测试 | 第59-64页 |
| 5.1.1 测试平台的搭建 | 第59-60页 |
| 5.1.2 测试环境及相关工具 | 第60-61页 |
| 5.1.3 测试内容及部分测试波形 | 第61-64页 |
| 5.2 FPGA 平台验证 | 第64-71页 |
| 5.2.1 概述 | 第64-70页 |
| 5.2.2 FPGA 验证 | 第70-71页 |
| 5.3 本章小结 | 第71-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-79页 |
