基于高精度A/D转换器的实时时钟芯片的设计
| 摘要 | 第2-3页 |
| Abstract | 第3页 |
| 目录 | 第4-6页 |
| 1 绪论 | 第6-8页 |
| 1.1 研究背景 | 第6-7页 |
| 1.2 研究的内容 | 第7页 |
| 1.3 论文安排 | 第7-8页 |
| 2 芯片的总体介绍 | 第8-16页 |
| 2.1 芯片特性及管脚介绍 | 第8页 |
| 2.2 功能划分和芯片框图 | 第8-11页 |
| 2.3 寄存器介绍 | 第11-14页 |
| 2.3.1 时间寄存器 | 第11-13页 |
| 2.3.2 报警寄存器 | 第13-14页 |
| 2.3.3 控制和标志寄存器 | 第14页 |
| 2.4 本章小结 | 第14-16页 |
| 3 实时时钟RTC的设计与验证 | 第16-30页 |
| 3.1 时间寄存器电路模块的实现与仿真 | 第16-25页 |
| 3.1.1 秒计时电路的设计与仿真 | 第17页 |
| 3.1.2 分计时电路的设计与仿真 | 第17页 |
| 3.1.3 小时计时电路的设计与仿真 | 第17-20页 |
| 3.1.4 天计时电路仿真 | 第20-22页 |
| 3.1.5 星期计时仿真图 | 第22页 |
| 3.1.6 月计时仿真图 | 第22页 |
| 3.1.7 年计时电路的设计与仿真 | 第22-23页 |
| 3.1.8 世纪计时电路设计与仿真 | 第23页 |
| 3.1.9 时间寄存器电路图 | 第23-25页 |
| 3.2 报警寄存器电路的设计与仿真 | 第25-28页 |
| 3.2.1 alarmA仿真图 | 第25-26页 |
| 3.2.2 alarmB仿真图 | 第26-28页 |
| 3.3 标志寄存器电路的设计与仿真 | 第28页 |
| 3.4 控制寄存器电路的设计与仿真 | 第28页 |
| 3.5 分频及方波输出模块的设计与仿真 | 第28-29页 |
| 3.6 本章小结 | 第29-30页 |
| 4 I~2C总线接口及其验证 | 第30-43页 |
| 4.1 I~2C总线的协议 | 第30-33页 |
| 4.1.1 I~2C总线的特征 | 第30-31页 |
| 4.1.2 I~2C总线的时序 | 第31-33页 |
| 4.2 I~2C模块的设计 | 第33-39页 |
| 4.2.1 slave电路的整体描述 | 第34-35页 |
| 4.2.2 起始和停止条件的检测 | 第35-36页 |
| 4.2.3 slave状态机 | 第36-39页 |
| 4.3 I~2C模块的仿真和验证 | 第39-42页 |
| 4.3.1 I~2C模块的仿真 | 第39-41页 |
| 4.3.2 FPGA验证 | 第41-42页 |
| 4.4 本章小结 | 第42-43页 |
| 5 高精度AD转换器的实现 | 第43-67页 |
| 5.1 模数转换器的原理 | 第43-45页 |
| 5.1.1 模数转换器的结构 | 第43-44页 |
| 5.1.2 逐次逼近型ADC的转换原理 | 第44-45页 |
| 5.2 DAC设计 | 第45-52页 |
| 5.2.1 传统逐次逼近型DAC的工作原理 | 第45-47页 |
| 5.2.2 DAC算法的改进与仿真 | 第47-52页 |
| 5.3 数字逻辑部分的设计 | 第52-55页 |
| 5.3.1 数字逻辑部分的工作原理 | 第52-54页 |
| 5.3.2 数字逻辑部分的设计与仿真 | 第54-55页 |
| 5.4 比较器的设计 | 第55-60页 |
| 5.4.1 比较器的基本特性 | 第55-56页 |
| 5.4.2 比较器的设计与仿真 | 第56-60页 |
| 5.5 数字控制部分 | 第60-62页 |
| 5.5.1 数字控制电路图的设计 | 第60-61页 |
| 5.5.2 数字控制电路图的仿真 | 第61-62页 |
| 5.6 ADC系统设计及仿真 | 第62-66页 |
| 5.7 本章小节 | 第66-67页 |
| 6 总结与展望 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 致谢 | 第71-72页 |
| 附录作者攻读硕士学位期间发表的论文 | 第72-73页 |
