基于演化硬件的电磁仿生电路分析
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-17页 |
| 1.1 研究背景、意义 | 第9-12页 |
| 1.1.1 课题研究背景 | 第9-10页 |
| 1.1.2 课题研究意义 | 第10-12页 |
| 1.2 研究现状 | 第12-16页 |
| 1.2.1 电磁仿生防护的研究现状 | 第12页 |
| 1.2.2 演化硬件的研究现状 | 第12-15页 |
| 1.2.3 数字电路演化的研究现状 | 第15-16页 |
| 1.3 论文思路和内容安排 | 第16-17页 |
| 第二章 演化硬件原理 | 第17-28页 |
| 2.1 演化硬件简述 | 第17-19页 |
| 2.1.1 演化硬件的定义 | 第17-18页 |
| 2.1.2 演化硬件的特点 | 第18页 |
| 2.1.3 演化硬件的分类 | 第18-19页 |
| 2.2 演化硬件的基本原理 | 第19-23页 |
| 2.2.1 EHW 的理论基础 | 第19-21页 |
| 2.2.2 EHW 的基本原理 | 第21-23页 |
| 2.3 演化硬件的实现方法 | 第23-25页 |
| 2.3.1 EHW 的研究方法 | 第23-24页 |
| 2.3.2 EHW 的实现方式 | 第24-25页 |
| 2.4 基于 SOPC 技术的演化方法 | 第25-27页 |
| 2.4.1 硬件描述语言 HDL | 第25-26页 |
| 2.4.2 SOPC 技术 | 第26-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 组合逻辑电路的演化设计与实现 | 第28-45页 |
| 3.1 数字电路网络模型建立 | 第28-31页 |
| 3.1.1 多层前馈神经网络结构模型 | 第28-29页 |
| 3.1.2 多层前馈数字电路网络模型 | 第29-31页 |
| 3.2 虚拟可重构技术 | 第31-34页 |
| 3.2.1 虚拟可重构技术的背景 | 第31-32页 |
| 3.2.2 虚拟可重构演化电路的原理 | 第32-34页 |
| 3.3 基于 VRC 技术的在片演化设计 | 第34-44页 |
| 3.3.1 演化硬件的实现平台搭建及软件环境介绍 | 第35-37页 |
| 3.3.2 虚拟可重构电路 VRC 模型的建立 | 第37-40页 |
| 3.3.3 Microblaze 软核处理器设计 | 第40-43页 |
| 3.3.4 适应度值计算 | 第43-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第四章 演化算法的运行实现 | 第45-54页 |
| 4.1 演化算法的概述 | 第45-46页 |
| 4.2 遗传算法的基本原理 | 第46-48页 |
| 4.2.1 遗传算法的理论基础 | 第46页 |
| 4.2.2 遗传算法的操作实现 | 第46-48页 |
| 4.3 遗传算法的应用程序设计实现 | 第48-53页 |
| 4.4 本章小结 | 第53-54页 |
| 第五章 结论 | 第54-56页 |
| 参考文献 | 第56-59页 |
| 攻读学位期间所取得的相关科研成果 | 第59-60页 |
| 致谢 | 第60页 |
