| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究工作背景和意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.2.1 低失调放大器 | 第10-11页 |
| 1.2.2 Delta-Sigma调制器 | 第11-12页 |
| 1.2.3 磁传感器 | 第12页 |
| 1.3 论文设计目标 | 第12-13页 |
| 1.4 论文组织结构 | 第13-14页 |
| 第二章 读出电路原理与结构 | 第14-28页 |
| 2.1 动态失调补偿技术 | 第14-19页 |
| 2.1.1 运放的噪声与直流失调 | 第14-15页 |
| 2.1.2 自动校零技术 | 第15-17页 |
| 2.1.3 斩波放大器 | 第17-19页 |
| 2.2 Delta-Sigma调制器的基本原理与结构 | 第19-27页 |
| 2.2.1 过采样 | 第19-21页 |
| 2.2.2 噪声整形 | 第21-23页 |
| 2.2.3 量化器位数 | 第23-24页 |
| 2.2.4 低阶Delta-sigma调制器 | 第24-27页 |
| 2.3 本章小结 | 第27-28页 |
| 第三章 读出电路系统级建模与仿真 | 第28-48页 |
| 3.1 系统非理想特性及噪声分析 | 第28-40页 |
| 3.1.1 ADC的非理想特性 | 第28-29页 |
| 3.1.2 DAC的非理想特性 | 第29页 |
| 3.1.3 采样时钟抖动 | 第29-30页 |
| 3.1.4 积分器的非理想特性 | 第30-39页 |
| 3.1.5 参考电压源的噪声 | 第39-40页 |
| 3.2 系统级建模与仿真 | 第40-47页 |
| 3.2.1 理想系统建模与仿真 | 第40-43页 |
| 3.2.2 系统非理想因素模型 | 第43-45页 |
| 3.2.3 非理想系统建模与仿真 | 第45-47页 |
| 3.3 本章小结 | 第47-48页 |
| 第四章 读出电路设计与仿真 | 第48-66页 |
| 4.1 整体电路结构 | 第48-49页 |
| 4.2 基准源模块设计 | 第49-53页 |
| 4.2.1 带隙基准 | 第49-52页 |
| 4.2.2 电平转换模块 | 第52-53页 |
| 4.3 低失调前置放大器设计 | 第53-56页 |
| 4.3.1 主体电路设计 | 第53-54页 |
| 4.3.2 共模反馈电路设计 | 第54-55页 |
| 4.3.3 斩波电路设计 | 第55-56页 |
| 4.4 Delta-Sigma调制器 | 第56-62页 |
| 4.4.1 积分器电路设计 | 第58页 |
| 4.4.2 比较器电路设计 | 第58-60页 |
| 4.4.3 一位DAC电路设计 | 第60-61页 |
| 4.4.4 调制器仿真结果 | 第61-62页 |
| 4.5 时钟发生器设计 | 第62-64页 |
| 4.6 读出电路整体仿真 | 第64-65页 |
| 4.7 本章小结 | 第65-66页 |
| 第五章 全文总结与展望 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-70页 |