专用型SOC片内Flash读写控制系统的设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题来源 | 第9页 |
| 1.2 课题研究背景与意义 | 第9-12页 |
| 1.3 国内外相关领域研究现状 | 第12-13页 |
| 1.4 论文的组织结构 | 第13-15页 |
| 第2章 控制系统的需求分析 | 第15-25页 |
| 2.1 功能分析 | 第15-16页 |
| 2.2 目标Flash的接.定义及操作时序分析 | 第16-22页 |
| 2.2.1 目标Flash接.定义 | 第16-17页 |
| 2.2.2 目标Flash基本操作流程 | 第17-20页 |
| 2.2.3 目标Flash基本操作时序 | 第20-22页 |
| 2.3 设计方案 | 第22-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 控制系统的硬件设计 | 第25-33页 |
| 3.1 硬件的整体结构 | 第25-26页 |
| 3.2 FPGA配置电路 | 第26-29页 |
| 3.2.1 FPGA芯片选型 | 第26-27页 |
| 3.2.2 配置Spartan-6 FPGA | 第27-29页 |
| 3.3 接口控制电路 | 第29-31页 |
| 3.4 电源电路 | 第31-32页 |
| 3.5 本章小结 | 第32-33页 |
| 第4章 控制系统的功能模块设计 | 第33-43页 |
| 4.1 控制系统的模块结构 | 第33-34页 |
| 4.2 人机交互模块设计 | 第34-36页 |
| 4.3 FPGA命令处理模块设计 | 第36-39页 |
| 4.3.1 Serial_Ctl功能设计 | 第37-38页 |
| 4.3.2 Frame _Ctl功能设计 | 第38-39页 |
| 4.4 FPGA主状态机核心处理模块设计 | 第39-42页 |
| 4.4.1 数据缓存控制设计 | 第39-40页 |
| 4.4.2 Flash读写设计 | 第40-41页 |
| 4.4.3 主状态机设计 | 第41-42页 |
| 4.5 本章小结 | 第42-43页 |
| 第5章 控制系统的软件及RTL实现 | 第43-57页 |
| 5.1 交互软件设计 | 第43-47页 |
| 5.2 控制系统的RTL实现 | 第47-56页 |
| 5.2.1 FPGA命令处理模块的RTL实现 | 第48-49页 |
| 5.2.2 主状态机的RTL实现 | 第49-56页 |
| 5.3 本章小结 | 第56-57页 |
| 第6章 控制系统的功能验证 | 第57-66页 |
| 6.1 功能仿真 | 第57-61页 |
| 6.2 板级测试 | 第61-65页 |
| 6.3 本章小结 | 第65-66页 |
| 第7章 总结与展望 | 第66-68页 |
| 7.1 总结 | 第66-67页 |
| 7.2 展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
