| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 研究背景和意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-16页 |
| 1.2.1 MEMS谐振陀螺 | 第11-12页 |
| 1.2.2 电容读出接口电路 | 第12-14页 |
| 1.2.3 数字信号处理电路 | 第14-16页 |
| 1.3 论文结构安排 | 第16-18页 |
| 第二章 MEMS谐振陀螺 | 第18-24页 |
| 2.1 科氏效应 | 第18-19页 |
| 2.2 动力学基础 | 第19-21页 |
| 2.3 摆式陀螺结构及其工作原理 | 第21-22页 |
| 2.4 摆式陀螺闭环谐振电路需求分析 | 第22-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第三章 摆式陀螺闭环谐振电路 | 第24-44页 |
| 3.1 摆式陀螺敏感电容提取 | 第24-29页 |
| 3.1.1 敏感电容检测原理 | 第24-26页 |
| 3.1.2 敏感电容弱信号检测方法 | 第26-27页 |
| 3.1.3 改进的电荷放大器 | 第27-29页 |
| 3.2 锁相环基本原理 | 第29-32页 |
| 3.2.1 鉴相器 | 第30-31页 |
| 3.2.2 环路滤波器 | 第31-32页 |
| 3.2.3 压控振荡器 | 第32页 |
| 3.3 全数字锁相环设计与仿真 | 第32-39页 |
| 3.3.1 数字鉴相器原理及设计 | 第32-35页 |
| 3.3.2 CORDIC算法 | 第35-37页 |
| 3.3.3 比例积分控制器 | 第37页 |
| 3.3.4 直接数字合成技术（Direct Digital Synthesizer, DDS） | 第37-38页 |
| 3.3.5 全数字锁相环仿真 | 第38-39页 |
| 3.4 驱动电路幅度闭环控制原理 | 第39-42页 |
| 3.4.1 幅度信号解调 | 第39-40页 |
| 3.4.2 抗饱和PI控制器 | 第40-41页 |
| 3.4.3 自动增益控制 | 第41-42页 |
| 3.5 驱动幅度闭环设计与仿真 | 第42-43页 |
| 3.5.1 幅度闭环控制算法设计 | 第42页 |
| 3.5.2 仿真结果 | 第42-43页 |
| 3.6 本章小结 | 第43-44页 |
| 第四章 系统建模与仿真 | 第44-49页 |
| 4.1 系统架构设计 | 第44-45页 |
| 4.2 基于System Generator系统算法设计 | 第45-46页 |
| 4.3 输入输出格式统一管理 | 第46页 |
| 4.4 系统仿真 | 第46-48页 |
| 4.5 本章小结 | 第48-49页 |
| 第五章 驱动闭环电路软硬件设计与实现 | 第49-59页 |
| 5.1 新型接口电路设计 | 第49页 |
| 5.2 基于FPGA的混合信号处理系统设计 | 第49-58页 |
| 5.2.1 FPGA器件的选型 | 第50-51页 |
| 5.2.2 模数转换电路及驱动程序 | 第51-53页 |
| 5.2.3 数模转换电路及驱动程序 | 第53-55页 |
| 5.2.4 RS422电路及驱动程序 | 第55-56页 |
| 5.2.5 FPGA最小系统 | 第56-58页 |
| 5.3 本章小结 | 第58-59页 |
| 第六章 性能测试与结果分析 | 第59-63页 |
| 6.1 改进的电荷放大器性能测试 | 第59-60页 |
| 6.2 全数字锁相环性能测试 | 第60-62页 |
| 6.3 驱动振幅闭环控制性能测试 | 第62页 |
| 6.4 本章小结 | 第62-63页 |
| 第七章 总结与展望 | 第63-65页 |
| 7.1 总结 | 第63-64页 |
| 7.2 展望 | 第64-65页 |
| 参考文献 | 第65-70页 |
| 发表论文、专利情况 | 第70-71页 |
| 附录 | 第71-80页 |
| 致谢 | 第80-81页 |