基于Cyclone V SoC的声纳采集传输系统设计
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 国内外发展现状 | 第11-13页 |
| 1.2.1 多波束测深声纳发展现状 | 第11-12页 |
| 1.2.2 合成孔径声纳发展现状 | 第12-13页 |
| 1.3 论文主要工作 | 第13-14页 |
| 第2章 系统总体设计方案 | 第14-20页 |
| 2.1 多波束合成孔径声纳总体设计 | 第14-15页 |
| 2.2 采集传输系统方案设计 | 第15-18页 |
| 2.2.1 采集传输系统功能需求 | 第15-16页 |
| 2.2.2 采集传输系统方案论证 | 第16-17页 |
| 2.2.3 SoC FPGA技术 | 第17-18页 |
| 2.3 本章小结 | 第18-20页 |
| 第3章 硬件电路设计 | 第20-40页 |
| 3.1 采集传输系统硬件总体设计 | 第20-21页 |
| 3.2 核心板设计 | 第21-31页 |
| 3.2.1 核心板电源设计 | 第21-25页 |
| 3.2.2 核心板时钟设计 | 第25-27页 |
| 3.2.3 核心板配置电路设计 | 第27-29页 |
| 3.2.4 核心板存储器电路设计 | 第29-30页 |
| 3.2.5 核心板以太网电路设计 | 第30-31页 |
| 3.3 功能扩展底板设计 | 第31-36页 |
| 3.3.1 电源模块设计 | 第31-32页 |
| 3.3.2 模数转换模块 | 第32-34页 |
| 3.3.3 数模转换模块 | 第34-35页 |
| 3.3.4 温度采集模块 | 第35页 |
| 3.3.5 串口模块 | 第35-36页 |
| 3.4 PCB设计 | 第36-38页 |
| 3.5 本章小结 | 第38-40页 |
| 第4章 逻辑和软件设计 | 第40-56页 |
| 4.1 软件总体设计方案 | 第40-41页 |
| 4.2 Qsys设计 | 第41-45页 |
| 4.2.1 Nios II最小系统设计 | 第41-42页 |
| 4.2.2 硬核处理器HPS | 第42-44页 |
| 4.2.3 自定义组件设计 | 第44-45页 |
| 4.3 逻辑设计 | 第45-49页 |
| 4.3.1 模数转换模块逻辑设计 | 第45-46页 |
| 4.3.2 TVG逻辑设计 | 第46-48页 |
| 4.3.3 数据高速缓存逻辑设计 | 第48-49页 |
| 4.4 Nios II系统软件设计 | 第49-52页 |
| 4.4.1 时钟芯片配置软件设计 | 第49-51页 |
| 4.4.2 控制软件设计 | 第51-52页 |
| 4.5 Linux软件设计 | 第52-55页 |
| 4.5.1 操作系统启动流程 | 第52-53页 |
| 4.5.2 系统配置文件更新 | 第53-54页 |
| 4.5.3 网络通信应用软件设计 | 第54-55页 |
| 4.6 本章小结 | 第55-56页 |
| 第5章 系统测试 | 第56-64页 |
| 5.1 核心板单板测试 | 第56-58页 |
| 5.1.1 核心板电源测试 | 第56-57页 |
| 5.1.2 核心板时钟测试 | 第57页 |
| 5.1.3 核心板存储器测试 | 第57-58页 |
| 5.2 系统功能模块测试 | 第58-60页 |
| 5.2.1 发射控制模块测试 | 第58-59页 |
| 5.2.2 模数转换模块测试 | 第59页 |
| 5.2.3 数模转换模块测试 | 第59-60页 |
| 5.3 数据传输测试 | 第60-63页 |
| 5.3.1 高速缓存模块测试 | 第60-62页 |
| 5.3.2 FPGA-HPS数据传输测试 | 第62页 |
| 5.3.3 千兆以太网测试 | 第62-63页 |
| 5.4 本章小结 | 第63-64页 |
| 结论 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 致谢 | 第69页 |
