宽带高精度可变时钟产生方法研究及模块设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-16页 |
| ·研究背景 | 第10-11页 |
| ·时钟发生器的几种方式 | 第11-12页 |
| ·锁相频率合成技术 | 第11页 |
| ·直接数字频率合成技术 | 第11-12页 |
| ·混合式频率合成技术 | 第12页 |
| ·国内外研究状况 | 第12-14页 |
| ·本论文的主要工作 | 第14-15页 |
| ·本论文的章节安排 | 第15-16页 |
| 第二章 宽带高精度时钟产生方法研究 | 第16-30页 |
| ·直接数字频率合成技术 | 第16-20页 |
| ·DDS 的基本结构 | 第16-17页 |
| ·DDS 的频谱分析 | 第17-20页 |
| ·锁相合成技术 | 第20-26页 |
| ·锁相环的数学模型 | 第20-21页 |
| ·锁相环的基本结构 | 第21-26页 |
| ·主要技术指标及其含义 | 第26页 |
| ·宽带高精度时钟发生器的方案比较 | 第26-29页 |
| ·多环切换方式 | 第27-28页 |
| ·单环分频方式 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 相位噪声分析和性能指标分配 | 第30-44页 |
| ·宽带高精度时钟发生器相位噪声分析 | 第30-40页 |
| ·时钟抖动和相位噪声关系的讨论 | 第30-35页 |
| ·DDS+PLL 相位噪声分析 | 第35-39页 |
| ·改善相位噪声的方法讨论 | 第39-40页 |
| ·性能指标分配及器件选择 | 第40-43页 |
| ·性能指标分配 | 第40-42页 |
| ·主要器件的选择依据 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第四章 宽带高精度时钟发生器的设计 | 第44-63页 |
| ·主要技术指标 | 第44-45页 |
| ·主要器件的选择 | 第45-48页 |
| ·时钟发生器的具体设计 | 第48-62页 |
| ·DDS 模块设计 | 第48-51页 |
| ·PLL 模块设计 | 第51-55页 |
| ·分频器设计 | 第55-57页 |
| ·电源模块设计 | 第57页 |
| ·控制模块设计 | 第57-59页 |
| ·静电防护设计 | 第59-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 调试与测试 | 第63-71页 |
| ·系统各模块的调试 | 第63-65页 |
| ·电源模块调试 | 第63页 |
| ·DDS 模块调试 | 第63页 |
| ·PLL 模块调试 | 第63-64页 |
| ·控制模块调试 | 第64-65页 |
| ·性能指标测试 | 第65-70页 |
| ·相位噪声和测试 | 第66-68页 |
| ·分辨率和频率稳定度测试 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 第六章 结论与展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 攻硕期间取得的研究成果 | 第75-76页 |
