摘要 | 第5-6页 |
abstract | 第6-7页 |
缩略词表 | 第15-16页 |
第一章 绪论 | 第16-20页 |
1.1 研究背景 | 第16-17页 |
1.2 国内外研究现状 | 第17-18页 |
1.3 本文安排 | 第18-20页 |
第二章 Polar Code简介 | 第20-33页 |
2.1 信道极化理论 | 第20-28页 |
2.1.1 信道组合 | 第21-23页 |
2.1.2 信道分裂 | 第23-24页 |
2.1.3 信道极化 | 第24-28页 |
2.1.4 信道极化速率 | 第28页 |
2.2 Polar编码 | 第28-29页 |
2.3 Polar码与Turbo码以及LDPC码的比较 | 第29-32页 |
2.4 本章小结 | 第32-33页 |
第三章 串行抵消译码 | 第33-64页 |
3.1 串行抵消算法 | 第33-35页 |
3.2 min-sum近似的SC译码算法 | 第35-42页 |
3.3 减小延迟的SC译码 | 第42-48页 |
3.4 并行SC译码 | 第48-52页 |
3.4.1 二并行SC译码算法 | 第48-50页 |
3.4.2 四并行SC译码算法 | 第50-51页 |
3.4.3 八并行SC译码算法 | 第51-52页 |
3.5 SC译码性能与延迟分析 | 第52-56页 |
3.5.1 译码性能分析 | 第52-55页 |
3.5.2 译码延迟分析 | 第55-56页 |
3.6 SC译码器硬件架构 | 第56-63页 |
3.6.1 SC译码器硬件设计与实现 | 第56-59页 |
3.6.1.1 基本运算单元 | 第56-57页 |
3.6.1.2 反馈单元 | 第57-58页 |
3.6.1.3 译码器结构 | 第58-59页 |
3.6.2 减小延迟SC译码器硬件设计与实现 | 第59-62页 |
3.6.2.1 p节点判决单元 | 第59-61页 |
3.6.2.2 译码器结构 | 第61-62页 |
3.6.3 硬件资源消耗以及性能分析 | 第62-63页 |
3.7 本章小结 | 第63-64页 |
第四章 列表串行抵消译码 | 第64-94页 |
4.1 列表串行抵消译码算法 | 第64-68页 |
4.2 CRC辅助的SCL译码算法 | 第68-69页 |
4.3 减小延迟的SCL译码算法 | 第69-79页 |
4.3.1 2b-SCL译码算法 | 第70-75页 |
4.3.1.1 度量值计算单元 | 第71-72页 |
4.3.1.2 迫零单元 | 第72-75页 |
4.3.2 4.3.22kb-SCL译码算法 | 第75-79页 |
4.3.2.1 度量值计算单元 | 第76-77页 |
4.3.2.2 迫零单元 | 第77-79页 |
4.4 并行SCL译码算法 | 第79-81页 |
4.4.1 二并行SCL译码算法 | 第79-80页 |
4.4.2 四并行SCL译码算法 | 第80-81页 |
4.5 译码性能分析 | 第81-84页 |
4.6 译码器硬件设计与实现 | 第84-93页 |
4.6.1 2kb-SCL译码器设计与实现 | 第85-88页 |
4.6.1.1 度量值计算单元与迫零单元设计 | 第85-86页 |
4.6.1.2 路径选择单元设计 | 第86-87页 |
4.6.1.3 2b-SCL译码器的总体结构 | 第87-88页 |
4.6.2 低复杂度SCL译码器设计与实现 | 第88-93页 |
4.6.3 硬件资源消耗以及性能分析 | 第93页 |
4.7 本章小结 | 第93-94页 |
第五章 置信度传播译码 | 第94-114页 |
5.1 BP译码算法 | 第94-98页 |
5.2 基于min-sum的BP译码 | 第98-101页 |
5.2.1 基于min-sum的BP译码算法 | 第98-100页 |
5.2.2 归一化因子的min-sum简化BP译码算法 | 第100-101页 |
5.3 一种减少迭代次数的BP算法 | 第101-105页 |
5.4 迭代终止的BP译码算法 | 第105-112页 |
5.4.1 基于CRC的迭代终止准则 | 第106页 |
5.4.2 基于G生成矩阵的迭代终止准则 | 第106-109页 |
5.4.3 基于min-LLR的迭代终止准则 | 第109-112页 |
5.5 本章小结 | 第112-114页 |
第六章 总结与展望 | 第114-116页 |
6.1 论文总结 | 第114-115页 |
6.2 下一步的研究工作 | 第115-116页 |
致谢 | 第116-117页 |
参考文献 | 第117-121页 |
攻读硕士期间获得成果 | 第121-122页 |