近场天线测试接收机硬件设计与实现
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 论文研究背景及意义 | 第10-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 论文主要研究内容 | 第14-15页 |
| 第二章 系统硬件平台方案设计 | 第15-22页 |
| 2.1 近场天线测试系统整机方案分析 | 第15-19页 |
| 2.1.1 整机方案设计 | 第16-17页 |
| 2.1.2 测试接收机指标要求与分析 | 第17-18页 |
| 2.1.3 测试接收机中频电路设计 | 第18-19页 |
| 2.2 FMC数据采集模块方案设计 | 第19-20页 |
| 2.3 数据触发存储方案设计 | 第20-21页 |
| 2.4 数据接口方案设计 | 第21页 |
| 2.5 本章小结 | 第21-22页 |
| 第三章 近场天线测试接收机硬件设计 | 第22-50页 |
| 3.1 FMC数据采集模块设计 | 第22-35页 |
| 3.1.1 FMC接口设计 | 第22-24页 |
| 3.1.2 采样调理电路设计 | 第24-30页 |
| 3.1.3 ADC转换电路设计 | 第30-32页 |
| 3.1.4 采样时钟电路设计 | 第32-35页 |
| 3.1.5 采样模块识别电路设计 | 第35页 |
| 3.2 数据处理载板芯片选型与逻辑资源分配 | 第35-37页 |
| 3.2.1 载板FPGA芯片选型分析 | 第35-36页 |
| 3.2.2 FPGA逻辑资源分配 | 第36-37页 |
| 3.3 控制及状态检测电路设计 | 第37-47页 |
| 3.3.1 本振源和激励源接口设计 | 第37-40页 |
| 3.3.2 定位机接口设计 | 第40-41页 |
| 3.3.3 测试接收机故障状态检测与显示 | 第41-47页 |
| 3.4 硬件系统的电源设计 | 第47-49页 |
| 3.4.1 系统功耗分析 | 第47-48页 |
| 3.4.2 电源设计 | 第48-49页 |
| 3.5 本章小结 | 第49-50页 |
| 第四章 数据接收、触发存储和传输设计 | 第50-73页 |
| 4.1 高速数据接收和滤波设计 | 第50-57页 |
| 4.1.1 ChipSync技术 | 第50-52页 |
| 4.1.2 高速数据接收设计 | 第52-54页 |
| 4.1.3 数字下变频和滤波设计 | 第54-57页 |
| 4.2 数据触发与存储设计 | 第57-63页 |
| 4.2.1 触发模块设计 | 第57-58页 |
| 4.2.2 触发模式验证 | 第58-61页 |
| 4.2.3 数据缓存板级电路设计 | 第61-62页 |
| 4.2.4 数据缓存逻辑设计 | 第62-63页 |
| 4.3 PCIE的PIO数据传输模式设计 | 第63-72页 |
| 4.3.1 PCIE接口电路设计 | 第63-64页 |
| 4.3.2 PCIE配置空间 | 第64-65页 |
| 4.3.3 PCIE IP使用介绍 | 第65-67页 |
| 4.3.4 数据传输逻辑设计 | 第67-72页 |
| 4.4 本章小结 | 第72-73页 |
| 第五章 近场天线测试接收机测试结果及分析 | 第73-87页 |
| 5.1 硬件测试平台介绍 | 第73-74页 |
| 5.2 电源性能测试 | 第74页 |
| 5.3 FMC数据采集板卡性能测试 | 第74-81页 |
| 5.3.1 固定增益放大电路测试 | 第75页 |
| 5.3.2 抗混叠滤波器性能测试 | 第75-76页 |
| 5.3.3 程控增益放大电路测试 | 第76页 |
| 5.3.4 通道一致性测试 | 第76-79页 |
| 5.3.5 动态范围测试 | 第79-81页 |
| 5.3.6 时钟芯片测试 | 第81页 |
| 5.4 PCIE数据传输测试 | 第81-82页 |
| 5.5 硬件平台的测试结果 | 第82-86页 |
| 5.6 本章小结 | 第86-87页 |
| 第六章 总结与展望 | 第87-88页 |
| 致谢 | 第88-89页 |
| 参考文献 | 第89-91页 |
