千兆以太网业务单板仪表的研究与设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·课题研究背景与意义 | 第9-10页 |
| ·课题研究背景 | 第9-10页 |
| ·课题研究意义 | 第10页 |
| ·国内外研究现状 | 第10-12页 |
| ·JDSU公司简介 | 第11页 |
| ·MTS8000/6000功能简介 | 第11-12页 |
| ·论文的主要工作 | 第12页 |
| ·论文的组织结构 | 第12-14页 |
| 第二章 千兆以太网业务的理论基础 | 第14-23页 |
| ·标准网络体系结构 | 第14-19页 |
| ·OSI参考模型功能 | 第14页 |
| ·OSI参考模型架构 | 第14-15页 |
| ·OSI参考模型各层功能 | 第15-17页 |
| ·OSI参考模型数据传输 | 第17-19页 |
| ·单板仪表所涉及的OSI层次 | 第19-20页 |
| ·数据链路层 | 第19-20页 |
| ·物理层 | 第20页 |
| ·以太网帧格式 | 第20-22页 |
| ·帧结构 | 第20-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 千兆以太网业务单板仪表的设计 | 第23-77页 |
| ·单板仪表的应用场景 | 第23-27页 |
| ·仪表测试场景 | 第23-25页 |
| ·仪表功能需求 | 第25-27页 |
| ·单板仪表逻辑设计总体架构 | 第27-34页 |
| ·总体架构设计 | 第27-30页 |
| ·单路数据流逻辑设计架构 | 第30-32页 |
| ·抓帧缓存数据流逻辑设计架构 | 第32-34页 |
| ·单板仪表逻辑子模块设计 | 第34-76页 |
| ·鉴相模块设计 | 第34-39页 |
| ·CPU接口模块设计 | 第39-43页 |
| ·MAC模块设计 | 第43-55页 |
| ·PHY模块设计 | 第55-62页 |
| ·DDR3缓存接口模块设计 | 第62-76页 |
| ·本章小结 | 第76-77页 |
| 第四章 千兆以太网业务单板仪表的系统调试 | 第77-86页 |
| ·单板仪表逻辑仿真与测试 | 第77-81页 |
| ·鉴相器模块仿真测试 | 第77页 |
| ·CPU接口模块仿真测试 | 第77-78页 |
| ·MAC模块仿真测试 | 第78-79页 |
| ·PHY模块仿真测试 | 第79-80页 |
| ·DDR3缓存接口仿真测试 | 第80-81页 |
| ·单板仪表的界面软件测试 | 第81-86页 |
| ·界面软件介绍 | 第81-83页 |
| ·界面软件联调 | 第83-85页 |
| ·本章小结 | 第85-86页 |
| 第五章 总结与展望 | 第86-88页 |
| ·业务单板仪表的设计总结 | 第86页 |
| ·业务单板仪表的工作展望 | 第86-88页 |
| 致谢 | 第88-89页 |
| 参考文献 | 第89-91页 |
| 攻硕期间所取得的成果 | 第91页 |
