基于FPGA的多道脉冲幅度分析器研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-14页 |
| ·选题背景 | 第10-11页 |
| ·多道分析器的国内外研究现状 | 第11-12页 |
| ·研究目的和意义 | 第12-13页 |
| ·研究内容和新见解 | 第13-14页 |
| 第2章 数字多道分析器原理与总体设计 | 第14-18页 |
| ·多道脉冲幅度分析器原理 | 第14-16页 |
| ·总体设计方案 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 第3章 硬件电路设计 | 第18-27页 |
| ·硬件电路设计总体规划 | 第18页 |
| ·FPGA 的选型与配置 | 第18-20页 |
| ·FPGA 器件简介 | 第18页 |
| ·FPGA 器件的选择 | 第18-19页 |
| ·FPGA 配置电路设计 | 第19-20页 |
| ·ADC 及其周围电路设计 | 第20-24页 |
| ·ADC 芯片的选择 | 第20页 |
| ·AD9233 的性能指标 | 第20-22页 |
| ·模拟信号输入设计 | 第22-23页 |
| ·时钟电路设计 | 第23-24页 |
| ·电源电路设计 | 第24-25页 |
| ·串行通信接口电路设计 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第4章 FPGA 片内逻辑设计 | 第27-46页 |
| ·FPGA 片内逻辑的总体设计规划 | 第27页 |
| ·FPGA 系统设计的基本原则与设计思想 | 第27-30页 |
| ·FPGA 设计的基本原则 | 第27-28页 |
| ·高速数字逻辑设计与优化方法 | 第28-29页 |
| ·基于状态机的时序逻辑控制 | 第29-30页 |
| ·ADC 控制单元设计 | 第30-32页 |
| ·AD9233 的工作时序 | 第30-31页 |
| ·ADC 控制单元设计 | 第31-32页 |
| ·梯形成形滤波器设计 | 第32-36页 |
| ·梯形成形滤波器算法 | 第32-35页 |
| ·梯形成形滤波器的实现 | 第35-36页 |
| ·比例变换单元 | 第36-37页 |
| ·滑动平均滤波器 | 第37-38页 |
| ·脉冲幅度提取与堆积判别单元 | 第38-42页 |
| ·脉冲堆积对能谱测量的影响 | 第38-39页 |
| ·最大值提取单元 | 第39页 |
| ·超时标志单元 | 第39-40页 |
| ·滞回比较单元 | 第40页 |
| ·堆积判别单元 | 第40-42页 |
| ·选通控制单元 | 第42-43页 |
| ·脉冲幅度分析单元 | 第43页 |
| ·串行通信单元设计 | 第43-44页 |
| ·UART 简介 | 第43-44页 |
| ·串行数据发送器设计 | 第44页 |
| ·活时间和实时间记录单元 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第5章 分析与功能测试 | 第46-51页 |
| ·数字多道分析器性能指标说明 | 第46-47页 |
| ·功能测试方法 | 第47页 |
| ·输入信号的梯形成形效果验证 | 第47-49页 |
| ·多道分析器功能验证 | 第49页 |
| ·本章小结 | 第49-51页 |
| 结论 | 第51-53页 |
| 参考文献 | 第53-57页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第57-58页 |
| 致谢 | 第58-59页 |
| 附录 A | 第59-60页 |
| 附录 B | 第60-61页 |
