| 第1章 绪论 | 第1-14页 |
| 1．1 课题的背景、意义和目标 | 第8-11页 |
| 1．2 课题完成的工作 | 第11-13页 |
| 1．3 论文的组织结构 | 第13-14页 |
| 第2章 分布式快速直接2D-IDCT算法研究 | 第14-22页 |
| 2．1 快速直接2D-DCT算法 | 第14-17页 |
| 2．1．1 Cho和Lee的2D-DCT快速算法简述 | 第14-17页 |
| 2．1．2 Cho和Lee的2D-DCT快速算法的计算复杂度 | 第17页 |
| 2．2 分布式计算方法 | 第17-19页 |
| 2．3 分布式快速直接2D-IDCT算法 | 第19-21页 |
| 2．4 小结 | 第21-22页 |
| 第3章 分布式快速直接2D-IDCT算法IP核的ASIC设计分析 | 第22-33页 |
| 3．1 ASIC的设计方法和开发流程 | 第22-27页 |
| 3．1．1 Verilog硬件描述语言 | 第22页 |
| 3．1．2 项目管理与质量管理方法 | 第22-26页 |
| 3．1．3 ASIC设计流 | 第26-27页 |
| 3．2 分布式快速直接2D-IDCT算法IP核实现的系统设计 | 第27-32页 |
| 3．2．1 实现功能 | 第27-28页 |
| 3．2．2 结构设计 | 第28-32页 |
| 3．3 小结 | 第32-33页 |
| 第4章 分布式快速直接2D-IDCT算法的IP核模块设计 | 第33-48页 |
| 4．1 模块划分 | 第33-37页 |
| 4．2 顶层模块说明 | 第37-47页 |
| 4．2．1 顶层模块框图 | 第37-38页 |
| 4．2．2 IO端口说明 | 第38-42页 |
| 4．2．3 握手信号控制说明 | 第42-43页 |
| 4．2．4 时序说明 | 第43-46页 |
| 4．2．5 参数说明 | 第46-47页 |
| 4．3 小结 | 第47-48页 |
| 第5章 优化设计 | 第48-63页 |
| 5．1 低功耗优化设计 | 第48-56页 |
| 5．1．1 功耗源 | 第48-49页 |
| 5．1．2 低功耗设计 | 第49-56页 |
| 5．2 条件逻辑化简方法 | 第56-61页 |
| 5．2．1 方法的提出 | 第57-58页 |
| 5．2．2 方法的描述 | 第58-60页 |
| 5．2．3 方法的运用 | 第60-61页 |
| 5．3 小结 | 第61-63页 |
| 第6章 基于FPGA的综合与仿真 | 第63-77页 |
| 6．1 FPGA简介 | 第63-65页 |
| 6．2 综合 | 第65-71页 |
| 6．2．1 逻辑综合 | 第65-70页 |
| 6．2．2 面向综合的RTL设计 | 第70-71页 |
| 6．3 仿真 | 第71-73页 |
| 6．4 时序收敛 | 第73-75页 |
| 6．5 基于FPGA库的实现结果 | 第75-76页 |
| 6．6 小结 | 第76-77页 |
| 第7章 IEEE1180-1990标准与测试结果 | 第77-82页 |
| 7．1 IEEE1180-1990一致性测试标准 | 第77-78页 |
| 7．2 分布式快速直接2D-IDCT算法IP核一致性测试过程 | 第78-79页 |
| 7．3 分布式快速直接2D-IDCT算法IP核一致性测试结果 | 第79-80页 |
| 7．4 分布式快速直接2D-IDCT算法IP核功耗仿真结果 | 第80-81页 |
| 7．5 小结 | 第81-82页 |
| 结论 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-88页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第88-89页 |
| 附录1 ASIC设计项目管理计划 | 第89-97页 |
| 附录2 仿真波形 | 第97-107页 |
| 附录3 分布式快速直接2D-IDCT算法IP核的部分RTL级电路 | 第107-115页 |
| 附录4 IEEE 1180-1990一致性测试结果 | 第115-123页 |
