| 摘要 | 第1-3页 |
| Abstract | 第3-6页 |
| 第一章 绪论 | 第6-9页 |
| 1．1 研究背景 | 第6-7页 |
| 1．2 国内外研究现状 | 第7-8页 |
| 1．3 论文工作 | 第8页 |
| 1．4 论文结构 | 第8-9页 |
| 第二章 “龙腾”S1系统及其处理器内核 | 第9-14页 |
| 2．1 龙腾SI工控系统介绍 | 第9-10页 |
| 2．2 Amex86系统结构概述 | 第10-13页 |
| 2．2．1 Amex86的数据类型 | 第10页 |
| 2．2．2 Amex86的指令类型和指令格式 | 第10-11页 |
| 2．2．3 Amex86流水线级数选择 | 第11-12页 |
| 2．3．4 Amex86处理器结构 | 第12-13页 |
| 2．3 Cache设计应重视的特征 | 第13-14页 |
| 第三章 混合Cache的设计 | 第14-31页 |
| 3．1 Cache性能评价 | 第14-15页 |
| 3．2 Amex86混合Cache结构概述 | 第15-16页 |
| 3．3 Amex86 Cache设计要素的确定 | 第16-27页 |
| 3．3．1 统一和分立Cache | 第16页 |
| 3．3．2 混合Cache的容量和块大小 | 第16-18页 |
| 3．3．3 混合Cache的相联度 | 第18-19页 |
| 3．3．4 一致性机制和写策略 | 第19-21页 |
| 3．3．5 Cache的替换机制 | 第21-27页 |
| 3．3．5．1 随机替换 | 第21-22页 |
| 3．3．5．2 轮循替换 | 第22页 |
| 3．3．5．3 计数器法LRU替换 | 第22-23页 |
| 3．3．5．4 堆栈法LRU替换 | 第23-24页 |
| 3．3．5．5 比较对法(PLRUT)伪LRU替换 | 第24-25页 |
| 3．3．5．6 最近使用(PLRUM)伪LRU替换 | 第25-26页 |
| 3．3．5．7 替换策略的比较 | 第26-27页 |
| 3．4 Cache的工作方式控制 | 第27-28页 |
| 3．5 Cache的页面缓存控制 | 第28-29页 |
| 3．6 Cache的清洗 | 第29-31页 |
| 第四章 混合Cache设计的优化技术 | 第31-45页 |
| 4．1 Cache的优化目标 | 第31-32页 |
| 4．2 Victim Cache | 第32-34页 |
| 4．3 在Cache索引过程中避免地址变换 | 第34-35页 |
| 4．4 Cache的Load Store拆分消化技术 | 第35-39页 |
| 4．4．1 Load Store-Cache设计 | 第35-36页 |
| 4．4．2 自带Load Store拆分的Cache设计 | 第36-39页 |
| 4．5 关键字优先和提前重启动 | 第39页 |
| 4．6 缺失下的命中 | 第39-41页 |
| 4．7 读缺失对写的优先级 | 第41-43页 |
| 4．8 取指部件设计 | 第43-45页 |
| 4．8．1 取指指针的形成 | 第43-44页 |
| 4．8．2 指令队列设计 | 第44-45页 |
| 第五章 验证、综合和测试 | 第45-63页 |
| 5．1 Cache的验证 | 第45-51页 |
| 5．1．1 验证技术 | 第45-49页 |
| 5．1．1．1 VERA | 第45-46页 |
| 5．1．1．2 覆盖率 | 第46-49页 |
| 5．1．2 FPGA原型构建 | 第49-50页 |
| 5．1．3 Cache的功能覆盖 | 第50-51页 |
| 5．2 综合和关键路径的延迟优化 | 第51-58页 |
| 5．2．1．综合的概念 | 第51-53页 |
| 5．2．1．1．约束条件 | 第51-52页 |
| 5．2．1．2．工艺库 | 第52页 |
| 5．2．1．3．门级映射网表 | 第52-53页 |
| 5．2．2 龙腾S1的综合 | 第53-58页 |
| 5．3 Cache测试 | 第58-63页 |
| 5．3．2 可测试设计 | 第58-60页 |
| 5．3．2 测试编码实例 | 第60-63页 |
| 第六章 结束语 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 硕士期间发表的论文 | 第67-68页 |
