380MHz～18GHz低杂散低相噪频率合成器的设计与实现
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 国内外研究动态 | 第11-13页 |
| 1.1.1 国外动态 | 第11-12页 |
| 1.1.2 国内动态 | 第12-13页 |
| 1.2 本文主要工作 | 第13页 |
| 1.3 本论文的结构安排 | 第13-15页 |
| 第二章 频率合成器方案设计 | 第15-25页 |
| 2.1 频率合成技术简介 | 第15-19页 |
| 2.2 方案设计 | 第19-21页 |
| 2.3 方案的可行性分析 | 第21-24页 |
| 2.4 系统方案的难点分析 | 第24页 |
| 2.5 本章小结 | 第24-25页 |
| 第三章 频率合成器的结构设计 | 第25-29页 |
| 3.1 外形尺寸及接口要求 | 第25-26页 |
| 3.2 结构设计 | 第26-28页 |
| 3.3 本章小结 | 第28-29页 |
| 第四章 基带源设计 | 第29-49页 |
| 4.1 概述 | 第29页 |
| 4.2 锁相环(PLL)原理及基带源器件选型 | 第29-34页 |
| 4.2.1 锁相环的原理 | 第30-32页 |
| 4.2.2 器件选型 | 第32-34页 |
| 4.3 基带源电路设计 | 第34-39页 |
| 4.4 基带源单片机编程设计 | 第39-43页 |
| 4.5 基带源版图设计 | 第43-44页 |
| 4.6 基带源实测结果分析 | 第44-48页 |
| 4.6.1 相位噪声测试 | 第44-46页 |
| 4.6.2 杂散测试 | 第46-47页 |
| 4.6.3 频率切换时间测试 | 第47-48页 |
| 4.7 本章小节 | 第48-49页 |
| 第五章 高频段设计 | 第49-64页 |
| 5.1 概述 | 第49页 |
| 5.2 倍频器原理及选型 | 第49-52页 |
| 5.2.1 倍频器原理 | 第50-51页 |
| 5.2.2 倍频器选型 | 第51-52页 |
| 5.3 滤波器原理及选型 | 第52-55页 |
| 5.3.1 滤波器原理 | 第52-54页 |
| 5.3.2 滤波器选型 | 第54-55页 |
| 5.4 开关选型 | 第55-56页 |
| 5.5 基带频段滤波设计 | 第56-58页 |
| 5.6 倍频段设计 | 第58-60页 |
| 5.7 版图及布局设计 | 第60-63页 |
| 5.8 本章小结 | 第63-64页 |
| 第六章 成品及测试方法和测试结果 | 第64-74页 |
| 6.1 成品展示图 | 第64-65页 |
| 6.2 测试原理图 | 第65-66页 |
| 6.3 测试方法 | 第66-68页 |
| 6.3.1 测试电路的频率、频率稳定度和跳频步进 | 第66页 |
| 6.3.2 测试电路的输出功率、数控衰减步进 | 第66-67页 |
| 6.3.3 测试电路的谐波、杂波抑制和相位噪声 | 第67页 |
| 6.3.4 测试电路的脉冲调制功能 | 第67页 |
| 6.3.5 测试电路的频率转换时间 | 第67-68页 |
| 6.4 测试结果 | 第68-73页 |
| 6.4.1 测试数据 | 第68-70页 |
| 6.4.2 测试曲线 | 第70-73页 |
| 6.5 本章小结 | 第73-74页 |
| 第七章 结论 | 第74-76页 |
| 7.1 本文的主要贡献 | 第74-75页 |
| 7.2 下一步工作的展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-78页 |
